「memory processor」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

On the control line 32, a control signal is supplied from the data processor 10 to the memory card 20.例文帳に追加

コントロールライン３２には、コントロール信号がデータ処理装置１０からメモリカード２０に供給される。 - 特許庁

To prevent a network processor unit from necessarily tracking a descriptor chain dispersed on a host memory.例文帳に追加

ネットワーク・プロセッサ・ユニットがホスト・メモリ上に散在するデスクリプタ・チェーンを辿る必要がないようにする。 - 特許庁

An instruction port 12 of a processor 1 and an instruction port 13 of a processor 2 are connected with the two ports of a multi-port memory 3 so that a bus port exclusive for each processor can be obtained.例文帳に追加

プロセッサ１のインストラクション・ポート１２とプロセッサ２のインストラクション・ポート１３を、マルチポート・メモリ３の２つのポートに接続することで、各々のプロセッサ専有のバス・ポートとすることができる。 - 特許庁

To provide a method capable of allowing an operating system(OS) to be driven between plural processors to execute inter-processor communication by using interruption and inter-processor memory access and control a task of the other processor.例文帳に追加

複数のプロセッサ間で動作するオペレーティングシステム（ＯＳ）が割り込みとプロセッサ間メモリアクセスを用いてプロセッサ間通信を行い、他のプロセッサにあるタスクを制御する方法を提供する。 - 特許庁

The computer system includes a processor, and a computer-readable memory connected to the processor and storing sequential ordered values and instructions to be executed by the processor.例文帳に追加

コンピュータシステムは、プロセッサと、プロセッサに接続された、コンピュータ判読可能なメモリであって、一連の注文された値、およびプロセッサにより実行される一連の指令を記憶するメモリとを備える。 - 特許庁

When the counted period becomes the period related to the processor, the arbitrator permits the processor exclusive access to the shared memory in the period related to the processor.例文帳に追加

アービトレーターは、カウントされた期間がプロセッサーに関連付けられた期間になった時に、プロセッサーに関連付けられた期間、そのプロセッサーに共用メモリーへの排他的アクセスを許可する。 - 特許庁

To the respective instructions to be executed by the processor, an execution result is recognized by the processor and transferred to a cache memory through a control signal.例文帳に追加

プロセッサで実行される各命令に対して、実行結果がプロセッサによって認識され、制御信号を通じてキャッシュメモリに転送される。 - 特許庁

A multi-processor system capable to dynamically change a routing table without stopping the execution of this system, is obtained and it is provided with a redundant path configured by connecting a plurality of processor elements and memory controllers and routers to each other.例文帳に追加

本発明は、システムの実行を停止せずに、動的にルーティングテーブルの変更を行うことができるマルチプロセッサシステムを得る。 - 特許庁

To shorten processing time of read request at the case when a processor issues requests to a memory successively in a system having single processor constitution.例文帳に追加

シングルプロセッサ構成のシステムにおいて、プロセッサがメモリに対して連続的にリクエストを発行する場合のリードリクエストの処理時間を短縮する。 - 特許庁

A mask generating processor 11 generates a threshold value mask reflecting output characteristics by the processor 17, and stores it in a mask memory 15.例文帳に追加

マスク生成処理部１１は、解析処理部１７で検出した出力特性を反映したしきい値マスクを生成し、マスクメモリ１５に記憶する。 - 特許庁

The sub-processing unit determines which of the processor tasks is to be copied from the shared memory and executed on the basis of priorities of the processor tasks.例文帳に追加

そして、サブ処理ユニットは、プロセッサタスクの優先度に基づいて、いずれのプロセッサタスクを共有メモリからコピーし実行すべきかを判定する。 - 特許庁

To provide a method for executing a software breakpoint in a processor system having at least one processor connected with a main memory.例文帳に追加

メイン・メモリに接続された少なくとも１つのプロセッサを有するプロセッサ・システムにおけるソフトウェア・ブレークポイントを実行する方法を提供する。 - 特許庁

A packet processor 10a monitors an accumulation amount of a receiving buffer memory 15a while receiving the packets transmitted from a packet processor 10b.例文帳に追加

、パケット処理装置１０ａは、パケット処理装置１０ｂから送信されたパケットを受信しつつ、受信バッファメモリ１５ａの蓄積量を監視する。 - 特許庁

To provide program developers with useful information for program optimization in a processor system which includes a cache memory for each processor core.例文帳に追加

プロセッサコア毎にキャッシュメモリが設けられたプロセッサシステムについて、プログラム開発者に対してプログラムの最適化に有用な情報を提供する。 - 特許庁

To provide a bus system for information processor for maximizing the using efficiency of the three kinds of buses that are system bus, a memory bus and a processor bus.例文帳に追加

本発明はシステムバス、メモリバス、プロセッサバスの三種の各バスの使用効率を最大とする情報処理装置のバスシステムを提供する。 - 特許庁

A general purpose processor 20 is coupled to a flash memory 26 and coupled to the processor 16 and remote access data link devices 28 in two-way.例文帳に追加

汎用プロセッサ２０は、フラッシュ・メモリ２６に結合され、プロセッサ１６及び遠隔アクセス用データ・リンク装置２８に双方向的に結合される。 - 特許庁

The DMA processor 2 transfers one block among several divisions of image data to be subjected to image processing from the main memory 6 to the local memory 3 or 4 and transfers image data after image processing in the local memory to the main memory 6 in parallel simultaneously to image processing of the processor 1.例文帳に追加

DMAプロセッサ２は、プロセッサ１の画像処理と時間的に並列に、メインメモリ６から画像処理対象となる画像データを幾つかに分割したうちのひとかたまりをローカルメモリ３又は４に転送し、ローカルメモリ上の画像処理済みの画像データをメインメモリ６に転送する。 - 特許庁

This image processor is provided with a frame memory 102 having a plurality of memory parts A to D and a memory control part 103 for respectively controlling each of the memory parts A to D, and allocates pixel data that correspond to horizontally and vertically adjacent pixels to respectively different memory parts.例文帳に追加

複数のメモリ部Ａ〜Ｄを有するフレームメモリ１０２と、各メモリ部Ａ〜Ｄのそれぞれを制御するメモリ制御部１０３とを設けて、横方向および縦方向に隣り合う画素に対応する画素データを、それぞれ異なるメモリ部に割り当てる。 - 特許庁

To provide a memory management system, preventing an increase in a hardware scale and efficiently managing the consistency of a cache memory and a shared memory in processing an image in a multi-processor system having a plurality of processors, the cache memory and the shared memory.例文帳に追加

複数のプロセッサ、キャッシュメモリ及び共有メモリを有したマルチプロセッサシステムで画像処理を行うときに、ハードウェア規模の増大を防ぎ、効率よくキャッシュメモリおよび共有メモリの整合性を管理できるメモリ管理システムを提供することである。 - 特許庁

A page printer controller 10 comprises a command processor, a printer video processor having a video port, a cache memory for data and commands, a memory controller for interchangeably connecting the printer video processor to an external memory and the cache memory for data and commands and an input/output controller for interchangeably connecting the page printer controller 10 to the input/output controller.例文帳に追加

ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁

This method comprises a processor 1; a cache memory 11 arranged therein; a processing execution part 2 contained in the processor 1 and comprising a command decoding part/issuing part 5 a register file 6, a prefetch execution control part 7, an external memory control part 8, a cache memory control part 9 and a data processing part 12; and an external memory 10 arranged out of the processor 1.例文帳に追加

プロセッサー１と、内部に配置されたキャッシュメモリー１１と、プロセッサー１に内蔵され、命令解読部／発行部５、レジスターファイル６、プリフェッチ実行制御部７、外部メモリー制御部８、キャッシュメモリー制御部９及びデータ処理部１２からなる処理実行部２と、及びプロセッサー１の外部に配置された外部メモリー１０とで構成する。 - 特許庁

A page printer controller (10) is provided with an instruction processor, a printer video processor equipped with an instruction process and a video port, a cache memory for data and instruction, a memory controller for interconnecting the printer video processor which an external memory and the cache memory for data and instruction, and an input/output controller for interconnecting the page printer controller with an input/output port.例文帳に追加

ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁

In the multiprocessor system configured by the plurality of processors connected with a shared memory, each the processor recognizes its own processor ID on the basis of data stored in the shared memory at the booting.例文帳に追加

また、共有メモリを接続した複数のプロセッサで構成したマルチプロセッサシステムにおいて、各プロセッサは、ブート時に共有メモリに記憶されたデータに基づいて自己のプロセッサＩＤを認識するようにした。 - 特許庁

A parallel processing processor system 203 includes a plurality of processor elements (PE1 to PE3) each of which has a DSP 301, an instruction cache 302, and a local memory 303 for image, and a shared memory 304.例文帳に追加

並列処理プロセッサシステム２０３は、それぞれＤＳＰ３０１、命令キャッシュ３０２、画像用ローカルメモリ３０３を含む複数のプロセッサエレメント（ＰＥ１〜ＰＥ３）と、共有メモリ３０４とを備える。 - 特許庁

To provide a method and a system for managing a memory in a network processing system for providing the allocation of a physical memory section inside a network processor connected to a control point processor by a bus.例文帳に追加

バスによって制御点プロセッサに結合されたネットワーク・プロセッサ内の物理メモリ区域の割り振りを提供する、ネットワーク処理システムにおけるメモリを管理する方法およびシステムを提供すること。 - 特許庁

In the duplicated processor device, a processor is duplicated by a first and second processors and the first and second processors are provided with a first memory and a second memory, respectively.例文帳に追加

プロセッサが第１プロセッサ及び第２プロセッサにより二重化され、これら第１プロセッサ及び第２プロセッサにそれぞれ第１メモリ及び第２メモリが設けられた二重化プロセッサ装置に関するものである。 - 特許庁

The duplicating setting prevention system is provided with a setting file which is stored in the removable memory for setting an image processor and history information of the image processor set by the setting file which is stored in the removable memory.例文帳に追加

リムーバブルメモリに格納された、画像処理装置を設定するための設定ファイルと、リムーバブルメモリに格納され、設定ファイルによる設定を受けた画像処理装置の履歴情報とを備える。 - 特許庁

To provide an image processor for dividing processing object image data into a plurality of bands to carry out window processing in band unit without significantly increasing a memory capacity of a memory to be mounted on the processor.例文帳に追加

画像処理装置に実装するメモリのメモリ容量を大幅に増加させることなく、処理対象の画像データを複数のバンドに分割しバンド単位でウィンドウ処理を実行することを可能にする。 - 特許庁

The two processor core models execute a target program of a system comprising two processor cores having endian formats different from each other and a buffer memory for temporarily storing transmission data between the two processor cores to simulate operations of the two processor cores respectively.例文帳に追加

２つのプロセッサコアモデルは、エンディアン形式が夫々異なる２つのプロセッサコアと、２つのプロセッサコア間の転送データを一時記憶するバッファメモリと、を備えるシステムのターゲットプログラムを実行して２つのプロセッサコアの動作を夫々模擬する。 - 特許庁

The information processing system 90 is configured to transfer data between the information processor 1 and the information processor 2 through a shared memory 31 arranged at the shared part 3 between the information processor 1 and the information processor 2.例文帳に追加

情報処理システム９０では、情報処理装置１及び情報処理装置２の間の共有部３に設けられる共有メモリ３１を介して、情報処理装置１と報処理装置２の間のデータ転送を行っている。 - 特許庁

To provide a memory card capable of running a new program for test or the like by a built-in data processor without newly adding a program memory.例文帳に追加

プログラムメモリを新たに追加すること無く内蔵データ処理装置にテスト用などの新たなプログラムを実行可能なメモリカードを提供する。 - 特許庁

The spare processor 11b updates the data of the operation memory 12b according to the received data and updates the data of the backup memory 13b.例文帳に追加

予備系プロセッサ１１ｂは、受信したデータに応じて運用メモリ１２ｂのデータ更新を行ない、バックアップメモリ１３ｂのデータ更新を行なう。 - 特許庁

To provide an image processor in which power consumption is reduced by reducing wasteful memory transfer between a video decoder and a display frame memory.例文帳に追加

ビデオ復号器と表示用フレームメモリとの間の無駄なメモリ転送を削減し、消費電力を低減した画像処理装置を提供すること。 - 特許庁

To provide a cache memory capable of keeping the coherency of data between processors with the excellent efficiency of operation, and to provide a processor provided with the cache memory.例文帳に追加

プロセッサ間でデータのコヒーレンシーを動作効率よく保つことができるキャッシュメモリ及びこのキャッシュメモリを備えたプロセッサを提供する。 - 特許庁

To enable memory access in real time without damaging the real time debug property and the equivalence of a debug object system in a processor including a cache memory.例文帳に追加

キャッシュメモリ内蔵プロセッサにおいて、リアルタイムデバッグ性及びデバッグ対象システムの等価性を損なわずにリアルタイムメモリアクセスを可能にする。 - 特許庁

To provide an information processor that enables direct access from the outside to a local memory and a frame memory which a plurality of function units for specific processes has.例文帳に追加

複数の特定処理用機能ユニットが有するローカルメモリと、フレームメモリとが、外部から直接アクセス可能な情報処理装置を提供する。 - 特許庁

In this embodiment, a processor can write data to the cache or other fast memory without writing it also to the main memory.例文帳に追加

本発明の実施形態においては、プロセッサは、データを、メイン・メモリにも書き込むことなく、キャッシュ又は他の高速メモリに書き込むことができる。 - 特許庁

To provide a system and a method of a display driver having an internal nonvolatile memory for saving a memory storage and labor of computation of a host processor.例文帳に追加

ホストプロセッサのメモリストレージおよび計算労力を節約するために内部不揮発性メモリを有するディスプレイドライバのシステムおよび方法。 - 特許庁

Meanwhile, a data processor 50 reads labor hour data from the memory card 40 when the memory card is inserted into a card reader 54a (S3).例文帳に追加

一方、データ処理装置５０は、カード読取器５４ａにメモリカード４０が挿入されると、メモリカード４０から労務時間データを読み込む（Ｓ３）。 - 特許庁

To improve efficiency of debug operation by supporting data analysis relating to the cache memory of a program to be carried out by a processor having the cache memory.例文帳に追加

キャッシュメモリを有するプロセッサで実行されるプログラムのキャッシュメモリに係るデータ解析を支援してデバッグ作業効率を向上させる。 - 特許庁

To read the content of a cache memory from outside of a processor having the cache memory, without interrupting the execution of a program.例文帳に追加

キャッシュメモリを有するプロセッサにおいて、プログラムの実行を中断させることなく、外部からキャッシュメモリの内容を読み出すことを可能にする。 - 特許庁

A prefetch processor 150 reads a tile image from the main memory 60 using the change request signal, decodes the image, and writes the decoded image in a buffer memory 70.例文帳に追加

先読み処理部１５０は、変更要求信号を用いて、メインメモリ６０からタイル画像を読み出してデコードし、バッファメモリ７０に書き込む。 - 特許庁

To provide a heat dissipating structure, in which a plurality of memory devices are cooled efficiently and which is facilitated in the attachment and detachment of the memory device, and an information processor.例文帳に追加

複数の記憶装置が効率的に冷却され、記憶装置の着脱が容易な放熱構造及び情報処理装置を提供する。 - 特許庁

To provide an information processor etc. ensuring the convenience of the dealing of logging data by extending a memory by using an external memory.例文帳に追加

外部メモリを用いてメモリを拡張することにより、ロギングデータの取り扱いについての利便性を確保する情報処理装置等を提供する。 - 特許庁

The backup processor 1 reads out data for referring to directory entry of the data to be backed up from a memory card 2, and stores it in a memory 15.例文帳に追加

バックアップ処理装置１は、バックアップ対象データのディレクトリエントリを参照するためのデータをメモリカード２から読み出し、メモリ１５に記憶する。 - 特許庁