「memory processor」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

A processor bus (111) connected with a processor (101), a memory bus (112) connected with a main memory (104) and a system bus (113) connected with an input/output device (105), are connected to a trident path connection control means (103).例文帳に追加

プロセッサ(101)が接続されたプロセッサバス(111)と、メインメモリ(104)が接続されたメモリバス(112)と、入出力デバイス(105)が接続されたシステムバス(113)とが三叉路接続コントロール手段(103)に接続される。 - 特許庁

The signal processor reads out, when a power supply is turned on, the beforehand acquired adjustment data from the non volatile memory through the interface portion, and holds it in an built in memory of an own signal processor.例文帳に追加

信号処理プロセッサは、電源投入時に、インターフェース部を通じて不揮発性メモリから事前取得調整データを読み出し、自信号処理プロセッサの内蔵メモリに保持する。 - 特許庁

In addition to implementing the specialized handling, a memory controller that is associated with the reservation/decoration controller routes a corresponding access request back to the data processor core to access local memory of the data processor core.例文帳に追加

特定動作に加えて、データプロセッサコアのローカルメモリをアクセスするために予約／修飾コントローラに関連するメモリコントローラが相当するアクセス要求をデータプロセッサコアにルーティングする。 - 特許庁

The interface unit includes a processor that operates as a state machine and a buffer output memory unit for buffering a data group between the processor and the direct memory access unit of the data processing units.例文帳に追加

インターフェース・ユニットは、状態機械として作用するプロセッサと、このプロセッサとデータ処理ユニットの直接メモリ・アクセス・ユニットとの間でデータ群をバッファするバッファ出力メモリ・ユニットとを含む。 - 特許庁

The processor is constituted so as to produce a virtual address to be converted into a physical address for accessing a physical memory, and the physical memory includes a first memory part 101 and a second memory part, which is a part in the same memory level as that of the first memory part.例文帳に追加

プロセッサは、物理的なメモリにアクセスするための物理アドレスに変換するための仮想アドレスを生成するよう構成され、物理的なメモリは第１のメモリ部分（１０１）および第１のメモリ部分と同じメモリレベルの部分である第２のメモリ部分を含む。 - 特許庁

The memory control part of the graphic processor reads image relevant data related with the task from a graphic memory in a step S4, and makes the image relevant data retreat to a main memory in a step S6.例文帳に追加

グラフィックプロセッサのメモリ制御部はステップＳ４において、当該タスクに関連した画像関連データをグラフィックメモリから読出し、ステップＳ６においてメインメモリへ退避させる。 - 特許庁

In the case of a cache hit, the cache memory 1 reads data from a data memory 10 and outputs data read from the data memory 10 to a processor 2 in a third and subsequent stage.例文帳に追加

キャッシュヒットの場合には、第３ステージ以降で、データメモリ１０からのデータ読み出しと、データメモリ１０から読み出されたデータのプロセッサ２への出力を実行する。 - 特許庁

INFORMATION STORAGE MEDIUM, IC CHIP EQUIPPED WITH MEMORY AREA, INFORMATION PROCESSOR HAVING IC CHIP EQUIPPED WITH MEMORY AREA, AND MEMORY MANAGING METHOD FOR INFORMATION STORAGE MEDIUM例文帳に追加

情報記憶媒体、メモリ領域を備えたＩＣチップ、メモリ領域を備えたＩＣチップを有する情報処理装置、並びに、情報記憶媒体のメモリ管理方法 - 特許庁

A first memory 21 is a memory area divided into a plurality selectable from the outside and can store a plurality of flash memory writing programs in accordance with processor models.例文帳に追加

第１のメモリ２１は、記憶領域を外部から選択可能に複数に分割してプロセッサの機種に応じた複数のフラッシュメモリ書き込みプログラムを格納できる。 - 特許庁

To provide a method for dealing with a shortage of memory for expanding compressed data in which the state of memory over is appropriately avoided even when memory packaged in an image processor is small.例文帳に追加

本発明は、画像処理装置の搭載するメモリが少ない場合でもメモリオーバーの状態を適切に回避する圧縮データ展開メモリ不足対処方法を提供する。 - 特許庁

At least some of the data are transferred by the direct memory access controller in units of a block between the first memory and the second memory accessible by the processor.例文帳に追加

ダイレクト・メモリ・アクセス・コントローラによって、データの少なくとも一部が、第１のメモリとプロセッサによってアクセス可能な第２のメモリとの間でブロック単位で転送される。 - 特許庁

The picture processor 15 is provided with an outside memory 1 in which plural table data are stored and a table data cache memory 4 in which the table data read from the outside memory 1 are stored.例文帳に追加

画像処理装置１５は、複数のテーブルデータが記憶された外部メモリ１と、外部メモリ１から読み出されたテーブルデータを記憶するテーブルデータキャッシュメモリ４とを備える。 - 特許庁

To provide an integrated type cache memory that can concurrently execute a fetch instruction and data access, which are used to be implemented only by using a separated type cache memory, and a processor that can realize use of both integrated and separated type cache memory devices.例文帳に追加

本発明の課題は、従来分離型でのみ可能であった命令フェッチとデータアクセスの同時実行を統合型キャッシュメモリで達成することである。 - 特許庁

This semiconductor processor is provided with a plurality of memory mats (21, 22) for performing a rewriting operation by page units and memory control circuits (26, 37, 38) for controlling byte access to the memory mats.例文帳に追加

ページ単位で書換え動作が可能にされる複数のメモリマット（２１，２２）と、前記メモリマットに対するバイトアクセス制御可能なメモリ制御回路（２６，３７，３８）とを有する。 - 特許庁

To provide a pattern image recognition system efficiently calculating a displacement on a general-purpose graphic processor, and reducing an overhead due to data transfer between a memory of a main processor and a memory of the general-purpose graphic processor.例文帳に追加

変位計算を汎用グラフィックプロセッサ上で効率的に行え、且つ、主プロセッサのメモリと汎用グラフィックプロセッサのメモリとの間のデータ転送によるオーバーヘッドを減少させることができるパターン画像認識システムを提供する。 - 特許庁

A system is provided with a bus connected to a processor, a first data route which connects the processor to a first memory and is different from the bus and a second data route which connects the processor to a second memory and is different from the bus.例文帳に追加

プロセッサとつながるバスと、プロセッサに対し第１のメモリへのつながりを提供する、バスとは別の第１のデータ経路と、プロセッサに対し第２のメモリへのつながりを提供する、バスとは別の第２のデータ経路と、を有する。 - 特許庁

To improve efficiency of processing an image having pixels per row which are larger in number than the processor elements by an image processor including a distributed memory type processor array configured by combining the plurality of processor elements in a one-dimensional manner.例文帳に追加

複数のプロセッサ要素を１次元に結合してなる分散メモリ型プロセッサアレイを備えた画像処理装置により、１行の画素数がプロセッサ要素数より多い画像を処理する場合の効率向上を図る。 - 特許庁

A resource division program 26 rewrites a resource table generated by a BIOS before an OS starts, divides processor cores 2 to 5 into processor cores 2 and 3 for the OS and processor cores 4 and 5 exclusive for specific processing, and divides a physical memory 6 into an OS memory 21 and a specific processing exclusive memory 25.例文帳に追加

資源分割プログラム２６は、ＯＳ起動前に、ＢＩＯＳが生成したリソーステーブルを書き換え、プロセッサ・コア２〜５を、ＯＳ用のプロセッサ・コア２及び３と特定処理専用のプロセッサ・コア４及び５とに分割し、物理メモリ６を、ＯＳ用メモリ２１と特定処理専用メモリ２５とに分割する。 - 特許庁

The full text retrieval device comprises an input portion 1, an output portion 2, a controller 3 (register processor 3a, deletion processor 3b, retrieval processor 3c), a text dividing portion 4, a document data memory 5, a delete information memory 6, and a full text index memory 7.例文帳に追加

本発明の全文検索装置は、入力部１と、出力部２と、制御部３（登録処理部３ａ、削除処理部３ｂ、検索処理部３ｃ）と、テキスト分割部４と、文書データ記憶部５と、削除情報記憶部６と、全文索引記憶部７と、を有して構成される。 - 特許庁

In the core processors 11 to 13 and the L2 memories 31 to 34, multiple connection of the internal bus is spatially made and the core processors 11 to 13 and the L2 memories 31 to 34 are connected so that the core processor 12 accesses to the memory 32 and the core processor 13 access the L2 memory 34 simultaneously while the core processor 11 accesses the L2 memory 32.例文帳に追加

上記コアプロセッサ１１〜１３とＬ２メモリ３１〜３４は、内部バス１４を空間的に多重接続されており、コアプロセッサ１１がＬ２メモリ３１にアクセス中に、コアプロセッサ１２がＬ２メモリ３２に、コアプロセッサ１３がＬ２メモリ３４に同時にアクセスが可能なように接続される。 - 特許庁

This processor has: an instruction pipeline executing a processor instruction for defining a memory access size; and a cache memory including mapping logic wherein a cache line is stored in a plurality of memory banks each having a block size larger than the memory access size and wherein a group of consecutive bits of a size equal to the memory access size is stored in different memory banks among the plurality of memory banks.例文帳に追加

本発明にかかるプロセッサは、メモリアクセスサイズを定義するプロセッサ命令を実行する命令パイプラインと、メモリアクセスサイズより大きいブロックサイズを有する複数のメモリバンクにキャッシュラインを格納し、この複数のメモリバンクのうちの異なるものに上記メモリアクセスサイズに等しいサイズの連続したビットのグループを格納するマッピングロジックを含むキャッシュメモリとを具備する。 - 特許庁

Next, by changing a mode of the external memory 20 by the user's operation to fit the external memory 20 to an information processor 30, after deciding the mode, the information processor 30 performs fetching processing of a file out of the external memory 20.例文帳に追加

次に、ユーザの操作により外部メモリ２０のモードを変えて、この外部メモリ２０を情報処理装置３０に装着すると、モードの判断をした後、情報処理装置３０は外部メモリ２０からファイルを取り込む処理を行う。 - 特許庁

Also, in a microcomputer provided with a processor controlling access for the semiconductor memory device and the nonvolatile memory, the processor is provided with a control means for controlling access for the nonvolatile memory, based on the detected signal.例文帳に追加

また、当該半導体記憶装置と前記不揮発性メモリへのアクセスを制御するプロセッサとを備えたマイクロコンピュータにおいて、前記プロセッサは、前記検出信号に基づいて不揮発性メモリへのアクセスを制御する制御手段を備える。 - 特許庁

When a loop detection device 6 detects that the loop is newly accessed, a memory controller 7 notifies a processor 1 of each node such that the processor 1 reads the code from the sub memory 5, and sends a signal to a selector 8 to access the sub memory 5.例文帳に追加

上記ループを再びアクセスしたことがループ検出装置６で検出されると、メモリコントローラ７はサブメモリ５からコードを読み出すように各ノードのプロセッサ１に通知し、また、セレクタ８に信号を送ってサブメモリ５をアクセスさせる。 - 特許庁

The processor system has on a single semiconductor substrate a processor 101, a memory controller 105, an external bus interface 104 to which a processor 103 outside the substrate can be connected, and a system bus bridge 106 for interconnecting the processor 101, the memory controller 105 and the external bus interface 104.例文帳に追加

単一の半導体基板上に、プロセッサ１０１と、メモリコントローラ１０５と、当該基板外部のプロセッサ１０３を接続可能な外部バスインターフェース１０４と、プロセッサ１０１、メモリコントローラ１０５、及び外部バスインターフェース１０４を相互に接続するシステムバスブリッジ１０６とを備える。 - 特許庁

The computer 10 by this data processor is provided with an overlay memory 23 connected through an overlay memory controller 24 to a high-speed bus 14.例文帳に追加

本発明によるコンピュータ１０は、オーバレイ・メモリ・コントローラ２４を介して高速バス１４に接続されたオーバレイ・メモリ２３を備える。 - 特許庁

A processor 103 executes the processing of an object by performing access to the instruction or data stored in the memory 104 or the cache memory 105.例文帳に追加

プロセッサ１０３は、メモリ１０４またはキャッシュメモリ１０５に格納される命令またはデータにアクセスしてオブジェクトの処理を実行する。 - 特許庁

The two or more pieces of beam data and the two or more pieces of line data are transferred to an image processor 30 and stored in a beam memory 32 and a line memory 34.例文帳に追加

複数のビームデータと複数のラインデータは、画像プロセッサ３０に転送されてビームメモリ３２とラインメモリ３４に記憶される。 - 特許庁

DIRECT MEMORY ACCESS CONTROL DEVICE, INFORMATION PROCESSING SYSTEM, IMAGE PROCESSOR, AND CONTROL METHOD AND CONTROL PROGRAM OF DIRECT MEMORY ACCESS CONTROL DEVICE例文帳に追加

ダイレクト・メモリ・アクセス制御装置、情報処理システム、画像処理装置、ダイレクト・メモリ・アクセス制御装置の制御方法、及び制御プログラム - 特許庁

The single memory therefore stores both video and graphic data and a processor, on the other hand, still accesses the random access port of the memory.例文帳に追加

従って、単一のメモリがビデオ及びグラフィックの両データを記憶し、一方、プロセッサは依然としてメモリのランダムアクセスポートにアクセスする。 - 特許庁

The congestion of a primary processor bus is evaded by data flow using server memory management for multi-tasking and a shared memory of many processors.例文帳に追加

マルチタスキング用のサーバ・メモリ管理および多数のプロセッサの共有メモリを用いたデータ・フローにより、一次プロセッサ・バスの輻輳を回避する。 - 特許庁

Thus, the information processor having the nonvolatile memory can properly perform the memory management for the power control.例文帳に追加

したがって、不揮発性メモリを備える情報処理装置において、電力制御のためのメモリ管理を適切に行うことが可能となる。 - 特許庁

A processor incorporates a memory management unit and contains an execution permitting instruction for permitting the execution of a program code on a main memory.例文帳に追加

プロセッサは、メモリ管理ユニットを内蔵し、且つ、メイン・メモリ上のプログラム・コードの実行を許可する実行許可インストラクションを含んでいる。 - 特許庁

When the external memory 20 is decided to be in the read mode, the file is read out of the information processor 10 and written to the external memory 20.例文帳に追加

外部メモリ２０が読取モードであると判断した場合、情報処理装置１０からファイルを読み出し、外部メモリ２０に書き込む。 - 特許庁

To efficiently and simply control a memory access by improving bus bandwidth of a memory without impairing the performance of a processor or a DMA controller.例文帳に追加

プロセッサやＤＭＡコントローラの性能を損なわずに、メモリのバスバンド幅を向上させて、効率的なメモリアクセスを簡単な制御で行う。 - 特許庁

The whole system and the performance of a memory are maintained by sharing the memory, and individual operating functions are integrated to each processor.例文帳に追加

メモリを共有化することにより、システム全体とメモリの性能を保持し、各処理装置に対して個々の動作機能を統合化する。 - 特許庁

A method is provided for transferring data for the processing of an image between a first memory and a second memory accessible by a processor.例文帳に追加

画像の処理のために、第１のメモリとプロセッサによってアクセス可能な第２のメモリとの間でデータを転送する方法が提供される。 - 特許庁

Each of the concentrators comprises a second processor, a second program memory and a second data memory as well as a means for a bi-directional communication with a central server.例文帳に追加

各コンセントレータは、第２のプロセッサ、第２のプログラムメモリ、第２のデータメモリ、及び中央サーバとの双方向通信の手段を具備する。 - 特許庁

To effectively use a memory without reducing the processing speed in a data driving type information processor.例文帳に追加

データ駆動型情報処理装置において、処理速度を落とさずに、メモリを有効的に使用する。 - 特許庁

To improve the availability of a processing result history storing memory if an information processor.例文帳に追加

情報処理装置の処理結果履歴格納用メモリの利用効率を上げることを課題とする。 - 特許庁

To achieve high-speed processing while suppressing a circuit scale of an internal memory in a data processor.例文帳に追加

データ処理装置における内部メモリの回路規模を抑制しつつ、処理の高速化を図る。 - 特許庁

To provide a image display processor where off screen memory use amount is reduced by simple constitution.例文帳に追加

簡便な構成でオフスクリーンメモリ使用量を低減できる、画像表示処理装置を提供する。 - 特許庁

To provide a high-performance and programmable image processor by dissolving a memory IO bottle neck.例文帳に追加

メモリＩＯボトルネックを解消し、高性能かつプログラマブルな画像処理装置を提供すること。 - 特許庁

To reduce a circuit scale of an internal memory in a data processor and realize high-speed processing.例文帳に追加

データ処理装置における内部メモリの回路規模を抑制しつつ、処理の高速化を図る。 - 特許庁

To achieve an information processor for easily correcting a memory error without using interruption.例文帳に追加

割り込みを用いずにメモリエラーを容易に訂正することができる情報処理装置を実現する。 - 特許庁