「memory processor」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

To provide an improved computer system having a processor including a cache memory.例文帳に追加

キャッシュ・メモリを含むプロセッサを有する、改善されたコンピュータ・システムを提供することである。 - 特許庁

INFORMATION PROCESSOR AND METHOD, MEMORY CONTROLLER AND METHOD, RECORDING MEDIUM, AND PROGRAM例文帳に追加

情報処理装置および方法、メモリ制御装置および方法、記録媒体、並びにプログラム - 特許庁

Various control programs in a flash ROM 12 on the processor board 1 are automatically updated to various control programs in a flash ROM 38 on a memory board 3 by mounting the memory board 3 in a memory board slot 22 on the processor board 1 and starting the processor board 1.例文帳に追加

メモリボード３をプロセッサボード１のメモリボードスロット２２に装着して、プロセッサボード１を起動することにより、プロセッサボード１上のフラッシュＲＯＭ１２内の各種制御プログラムが、メモリボード３上のフラッシュＲＯＭ３３内の各種制御プログラムに自動更新される。 - 特許庁

The secure processor 24 fetches an enciphering instruction from the secure memory 23, decodes and performs that instruction.例文帳に追加

セキュアプロセッサ２４は、セキュアメモリ２３から暗号化命令をフェッチし、復号して実行する。 - 特許庁

The processor is connected with the bus, and the data processing device is provided with at least one memory table, e.g. 141, and designate the memory for execution of exchange of data items between the processor and the memory system 150.例文帳に追加

プロセッサはバスに接続され、データ処理装置は少なくとも１つのメモリテーブル、例えば１４１を備え、プロセッサとメモリシステム１５０とのデータアイテムのやり取りを実行するためのメモリをどれにするかを指定する。 - 特許庁

The second processor 360 stores an address map with a local memory address about the first processor 550 recorded; the local memory address is obtained from the address map and the write information is written to the local memory address obtained.例文帳に追加

第２プロセッサ（３６０）は、第１プロセッサ（５５０）についてのローカルメモリアドレスが記録されたアドレスマップを記憶しており、そのアドレスマップからローカルメモリアドレスを取得し、その取得したローカルメモリアドレスにライト情報をライトする。 - 特許庁

To provide a data transfer device by which a processor guarantees that data transfer of data to be read from a memory to a memory has ended when data transfer is operated through a plurality of buses to the memory without using any processor.例文帳に追加

プロセッサを介さずに複数のバスを介してメモリへデータ転送が行われる場合に、プロセッサがメモリから読み込むデータの、メモリへのデータ転送が終了していることを保証するデータ転送装置を提供する。 - 特許庁

As a waveform data which a sample load processor reads from a flash memory 16 is loaded in a waveform memory 17, while a sound source processor reproduces the waveform data which is loaded in the waveform memory 17, and generates a musical sound waveform W according to instruction of a gate start/end processor, there is no loading waiting time for loading the waveform data from the flash memory to a RAM (a waveform memory).例文帳に追加

サンプルローダ処理がフラッシュメモリ１６から読み出した波形データを波形メモリ１７にロードすると同時に、ゲートスタート／エンド処理の指示に従って音源処理が当該波形メモリ１７にロードされた波形データを再生して楽音波形Ｗを生成するので、フラッシュメモリからＲＡＭ（波形メモリ）に波形データをロードする際のロード待ち時間を無くす。 - 特許庁

The memory control means shifts to a power saving mode when there is no access from the main processor nor the communication processor, and shifts to an activated mode when a process that uses the communication interface of the communication processor is not executed only with the internal memory, allowing the communication processor to use the external memory.例文帳に追加

ここで、メモリ制御手段は、メインプロセッサと通信プロセッサとのいずれからもアクセスがない場合は省電力状態をとり、通信プロセッサの通信インタフェースを用いる処理が内部メモリの使用だけでは実行できない場合に、起動状態となり、通信プロセッサによる外部メモリの使用を可能にする。 - 特許庁

This device is composed of a first processor 1, a second processor 2 and a shared memory 3 shared thereby, the shared memory 3 is provided with N first buffer blocks 6-1 to 6-N and N second buffer blocks 7-1 to 7-N, and data are exchanged between the first processor 1 and the second processor 2 through the shared memory 3.例文帳に追加

第１プロセッサ１と、第２プロセッサ２と、これらが共有する共有メモリ３とからなり、共有メモリ３はＮ個の第１バッファブロック６−１〜６−ＮとＮ個の第２バッファブロック７−１〜７−Ｎを備え、共有メモリ３を介して第１プロセッサ１と第２プロセッサ２との間でデータを交換する。 - 特許庁

A processor 11B of the controller 10 reads the data of a main memory 13B, and writes the data in a main memory 23B of the controller 20.例文帳に追加

コントローラ１０のプロセッサ１１Ｂはメインメモリ１３Ｂのデータをリードし、そのデータをコントローラ２０のメインメモリ２３Ｂにライトする。 - 特許庁

This signal processor 10 includes an input memory 12, a selection part 14, a computing part 16, an output memory 18 and a microscheduler 20.例文帳に追加

信号処理装置１０は、入力メモリ１２、選択部１４、演算部１６、出力メモリ１８、マイクロスケジューラ２０を含む。 - 特許庁

To provide a processor capable of detecting illegal memory access of software in a multiprocessor system including a shared memory.例文帳に追加

共有メモリを有するマルチプロセッサシステムにおけるソフトウエアの不正なメモリアクセスを検出することが可能なプロセッサを提供すること。 - 特許庁

To provide an information processor and a memory control method for performing optimal control to a plurality of memory modules.例文帳に追加

複数のメモリモジュールに対して最適な制御を行うことができる情報処理装置およびメモリ制御方法を提供する。 - 特許庁

This memory side data transfer processor 13 is provided with K(K≥2) pieces of memory control parts 132 for controlling K pieces of memories.例文帳に追加

メモリ側データ転送処理装置１３は、Ｋ個（Ｋ≧２）のメモリをそれぞれ制御するＫ個のメモリ制御部１３２を有している。 - 特許庁

To shorten the wait time which a processor needs to access a common memory as to a multiprocessor system having processors and the common memory.例文帳に追加

複数のプロセッサと共有メモリとを有するマルチプロセッサ・システムに関し、プロセッサの共有メモリアクセスの待ち時間を短縮する。 - 特許庁

An information processor is provided with a 1st cache memory and a 2nd cache memory 3, having different structures for a CPU 1.例文帳に追加

情報処理装置として、ＣＰＵ１に対して構造の異なる第１のキャッシュメモリ２と第２のキャッシュメモリ３とを設ける。 - 特許庁

A processor 11A of a controller 10 reads the data of a main memory 13A, and writes the data in a main memory 23A of a controller 20.例文帳に追加

コントローラ１０のプロセッサ１１Ａはメインメモリ１３Ａのデータをリードし、そのデータをコントローラ２０のメインメモリ２３Ａにライトする。 - 特許庁

To provide a memory access device for sharing a buffer for data flows of an information device and a main memory for a processor.例文帳に追加

情報装置のデータフローのためのバッファとプロセッサのためのメインメモリとを共有化させるためのメモリアクセス装置を提供する。 - 特許庁

To implement a small scale mechanism for inputting/outputting data to/from a memory at high speed having always high priority for a built-in memory of a processor.例文帳に追加

プロセッサの内蔵メモリに対して、小規模で常に優先かつ高速なメモリへのデータ入出力機構を実現する。 - 特許庁

To achieve a flash memory processor and the polling method of a flash memory for preventing any useless polling or useless standby time.例文帳に追加

無駄なポーリングや無駄な待ち時間がないフラッシュメモリ処理装置及びフラッシュメモリのポーリング方法を実現することを目的にする。 - 特許庁

In a typical computer system, a processor and an input-output element are connected to a main memory sub-system including a basic memory.例文帳に追加

典型的なコンピュータ・システムでは、プロセッサおよび入出力素子は、基本メモリを含む主メモリ・サブシステムに接続されている。 - 特許庁

To provide an information processor, for saving further more data from a volatile memory to a nonvolatile memory in power-OFF.例文帳に追加

電源オフ時に揮発メモリから不揮発メモリへより多くのデータを退避させることのできる情報処理装置を提供する。 - 特許庁

To solve a problem where, in a conventional multiprocessor system, a memory with a program previously arranged is necessary for a memory of a processor to be loaded.例文帳に追加

従来のマルチプロセッサシステムではロードしようとするプロセッサのメモリにあらかじめプログラムが配置されたメモリが必要である。 - 特許庁

A card memory recording/reproduction processor acquires thumbnail data corresponding to each cut in the video image data on the magnetic tape from a card memory.例文帳に追加

カードメモリ記録再生処理部は、カードメモリから磁気テープの映像データにおける各カットに対応するサムネイルデータを取得する。 - 特許庁

The FFT processor includes the single port memory having a few gates, and thus can reduce the memory size necessary for the FFT operation.例文帳に追加

ＦＦＴプロセッサでは、少数のゲートを有するシングルポートメモリを含むので、ＦＦＴ演算に必要なメモリサイズを減少させうる。 - 特許庁

This data transfer device comprises: a processor 11; a main memory 13; and a DMAC 22 connected through a plurality of buses to the main memory 13.例文帳に追加

データ転送装置１は、プロセッサ１１と、主メモリ１３と、主メモリ１３と複数のバスを介して接続されたDMAC２２とを含む。 - 特許庁

The data processor is provided with plural processors and a memory interface mediating for allowing the processors to perform access to a set memory.例文帳に追加

データ処理装置が複数のプロセッサと、プロセッサが集合メモリをアクセスできるように仲介するメモリ・インタフェースとを備えている。 - 特許庁

In this data processor, image data supplied through an image input/output unit 15 is stored in an internal memory unit 70 or an external memory device.例文帳に追加

画像入出力部１５から供給された画像データを内部記憶装置７０や外部記憶装置に記録させる。 - 特許庁

To solve the following problem of a conventional multiprocessor system: a memory previously disposed with a program is required in a memory of a processor to be loaded.例文帳に追加

従来のマルチプロセッサシステムではロードしようとするプロセッサのメモリにあらかじめプログラムが配置されたメモリが必要である。 - 特許庁

To provide an image processor capable of preventing data stored in a checked memory area from being damaged during memory checking of an unchecked memory and of expanding a memory area without damaging data stored in the checked memory area during memory checking of the unchecked memory when memory capacity is insufficient in the memory area.例文帳に追加

未チェックメモリのメモリチェック中にチェック済みメモリ領域に記憶されたデータの破壊を防ぐことが可能であるとともに、メモリ領域のメモリ容量が不足した際に、未チェックメモリのメモリチェック中にチェック済みメモリ領域に記憶されたデータが破壊されること無くメモリ領域を拡張することが可能な情報処理装置を提供する。 - 特許庁

An integrated circuit 100 is provided with a shared memory 104 connected to a bus 101, an audio/demultiplexing processor 106 for performing access through the bus to the shared memory, a video processor 105 for performing access through the bus to the shared memory, and for executing much heavier processing and an exclusive memory 110 to which the video processor performs access without using the bus.例文帳に追加

集積回路１００は、バス１０１に接続される共用メモリ１０４と、バスを介して共用メモリにアクセスするオーディオ・多重分離プロセッサ１０６と、バスを介して共用メモリにアクセスし、かつ、より重い処理を実行するビデオプロセッサ１０５と、ビデオプロセッサにより、バスを介さずにアクセスされる専用メモリ１１０を備える。 - 特許庁

The processor-based method comprises aligning the execution point of duplicate copies of the user program executed in a first and second processor by copying only data of memory stores performed by the user program in the first processor from a memory of the first processor to a memory of the second processor, and copying the register state of the user program from the first processor for use by the second processor.例文帳に追加

本発明にかかるプロセッサベースの方法は、第１のプロセッサ及び第２のプロセッサで実行されるユーザプログラムの複製コピーの実行ポイントをアラインメントすることであって、第１のプロセッサにおいてユーザプログラムにより実行されるメモリストアのデータのみを、第１のプロセッサのメモリから第２のプロセッサのメモリへコピーすること、及び第１のプロセッサからのユーザプログラムのレジスタ状態を、第２のプロセッサによる使用のためにコピーすること、によってアラインメントすることを含む。 - 特許庁

By this, a main Bootstrap-Processor selects and defines one Sub-Bootstrap-Processor in each MCP, and an initialization process of a main memory unit (MMU) under command of each MCP is carried out by the main booting processor or sub booting processor defined in the MCP.例文帳に追加

よって、本実施形態では、メイン起動プロセッサ（Bootstrap-Processor）が各ＭＣＰ内に１つのサブ起動プロセッサ（Sub-Bootstrap-Processor）を選択して定義し、各ＭＣＰ配下の主記憶（ＭＭＵ）が当該ＭＣＰ内に定義されたメイン起動プロセッサまたはサブ起動プロセッサにより初期化処理されるものとする。 - 特許庁

To provide a processor, a memory test method, and a memory test system capable of an operation test of a built-in data memory by a passage similar to a case of making access to the built-in data memory at ordinary operation time (command executing time).例文帳に追加

通常の動作時（命令実行時）に内蔵データメモリにアクセスする場合と同様の経路により内蔵データメモリの動作テストが可能なプロセッサ、メモリテスト方法、メモリテストシステムを提供する。 - 特許庁

A flash memory mounting apparatus 1 selects an area of the first memory 21 which stores the flash memory writing program corresponding to a model of a processor 11 when connected to the flash memory writing device 2.例文帳に追加

フラッシュメモリ搭載装置１は、フラッシュメモリ書き込み装置２と接続されることにより、プロセッサ１１の機種に合ったフラッシュメモリ書き込みプログラムを格納した第１のメモリ２１の領域を選択する。 - 特許庁

A semiconductor integrated circuit 11 is equipped with a cache memory 15 and an micro processor 13, where the cache memory 15 is formed of a DRAM that is possessed of a redundant function where a defective memory cell is replaced with a redundant memory cell.例文帳に追加

半導体集積回路１１は、キャッシュメモリ１５とマイクロプロセッサ１３とを備え、キャッシュメモリ１５が、不良メモリセルを冗長メモリセルに置き換えるリダンダンシ機能を有するＤＲＡＭから構成されている。 - 特許庁

To provide an information processor having a memory copy function for copying the contents of a main memory from a memory module being the origin of copy to a memory module being the destination of copy by a hot plug by using the characteristics of a cache memory in a write-back system.例文帳に追加

ライトバック方式のキャッシュメモリの特性を利用して、ホットプラグにより、メインメモリの複写元のメモリモジュールから複写先のメモリモジュールへ内容を複写するメモリコピー機能を備えた情報処理装置を提供する。 - 特許庁

When a memory card in which a program is stored is inserted into a memory slot, a write control part makes a control processor stop, and rewrites the program stored in a rewritable memory into a program stored in the memory card, and releases the stop of the control processor.例文帳に追加

プログラムが格納されたメモリカードがメモリスロットに挿入されると、書き込み制御部は制御プロセッサを停止させ、書き換え可能メモリに格納されたプログラムをメモリカードに格納されたプログラムに書き換えた後、制御プロセッサの停止を解除するようにした。 - 特許庁

To reduce the capacity of an instruction memory, and to flexibly assign a program area whose application is required by constituting an instruction memory as a multi-port memory in the constitution of a multi-processor system in which a processor and an instruction memory are mounted one to one.例文帳に追加

プロセッサとインストラクション・メモリを１対１に装備したマルチプロセッサシステムの構成で、インストラクション・メモリをマルチポート・メモリにすることによって、インストラクション・メモリの容量を削減することと共に、アプリケーションの必要とするプログラム領域を柔軟に割り当てることができる。 - 特許庁

An electronic system comprises a processor, a memory connected to the processor, and an application programming interface for making an embedded garbage collection object active.例文帳に追加

プロセッサ、プロセッサに接続されたメモリ、および埋込ガーベジコレクションオブジェクトをアクティブとするアプリケーションプログラミングインターフェイスを含む電子システム。 - 特許庁

To provide an image processor and a scaling method for the image processor for performing scaling in tile units with little memory capacity.例文帳に追加

少ないメモリ容量でタイル単位に変倍処理を行える画像処理装置及び画像処理装置の変倍処理方法を提供する。 - 特許庁

A memory 305 accessible only in the case that the processor 302 and the processor 303 individually perform the signal processing of the communication is provided.例文帳に追加

プロセッサ３０２及びプロセッサ３０３がそれぞれ通話の信号処理を行っている場合のみアクセス可能なメモリ３０５を設ける。 - 特許庁

To provide a cache memory controller, a cache memory control method, a central processor, an information processor, and a central processing method, reducing a waiting time of a demand fetch process waiting a prefetch process.例文帳に追加

プリフェッチ処理を待つディマンドフェッチ処理の待ち時間を短縮するキャッシュメモリ制御装置、キャッシュメモリ制御方法、中央処理装置、情報処理装置、中央処理方法を提供する。 - 特許庁

The processor bus 111 connected with a processor 101, the memory bus 112 connected with a main memory 104 and the system bus 113 connected with an input/output device 105 are connected to a trident path connection control means 103.例文帳に追加

プロセッサ101が接続されたプロセッサバス111と、メインメモリ104が接続されたメモリバス112と、入出力デバイス(105)が接続されたシステムバス113とが三叉路接続コントロール手段103に接続される。 - 特許庁