「memory-test」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

To improve the accuracy of a read operation test of a nonvolatile semiconductor memory device.例文帳に追加

不揮発性半導体記憶装置の読み出し動作テストの精度を向上させること。 - 特許庁

A failure memory circuit and a high speed link are provided to minimize test time.例文帳に追加

テスト時間を最小化するために、故障メモリ回路および高速リンクが設けられる。 - 特許庁

An acquisition memory 115 stores the digital sample of the signal under the test as a data record.例文帳に追加

取込みメモリ１１５が被試験信号のデジタル・サンプルをデータ記録として蓄積する。 - 特許庁

To reduce development cost of a test program for a memory chip mounted on a semiconductor device.例文帳に追加

半導体装置に実装されたメモリチップの試験プログラムの開発コストを削減する。 - 特許庁

Test input data are inputted from an input terminal 11 and stored in a FIFO memory 2.例文帳に追加

入力端子１１からテスト入力データを入力し、ＦＩＦＯメモリ２に格納する。 - 特許庁

To provide a semiconductor memory device in which stress can be applied effectively by a burn-in test.例文帳に追加

バーンインテストにより効果的にストレスを印加可能な半導体記憶装置を提供する。 - 特許庁

To improve a yield in a method of stress test of a nonvolatile semiconductor memory.例文帳に追加

不揮発半導体記憶装置のストレス検査方法において歩留向上を目的とする。 - 特許庁

A signal from a core is cut off to a memory module group which did not pass the test.例文帳に追加

テストに合格しなかったメモリモジュール群に対しては、コアからの信号を遮断する。 - 特許庁

The method of the programmable memory built-in self test (MBIST), the apparatus, and a system are disclosed.例文帳に追加

プログラマブル・メモリ・ビルト・イン・セルフ・テスト（ＭＢＩＳＴ）の方法、装置、及びシステムを開示する。 - 特許庁

To provide a semiconductor memory which can be shifted to a test mode in a module state.例文帳に追加

モジュール状態においてテストモードへ移行可能な半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device capable of improving a test efficiency and a production yield.例文帳に追加

テスト効率と製品歩留まり向上ができる半導体記憶装置を提供する。 - 特許庁

A pseudo error signal generating circuit 30 is provided between a memory circuit and a self-test circuit.例文帳に追加

メモリ回路と自己テスト回路との間に、擬似エラー信号発生回路３０を設ける。 - 特許庁

The memory test devices TST and WS detect a change in different addresses AD.例文帳に追加

メモリ試験装置ＴＳＴ、ＷＳは、異なるアドレスＡＤの間の変化を検出する。 - 特許庁

Pattern memory 78 stores test patterns to be supplied for a device to be tested 40 in advance.例文帳に追加

パターンメモリ７８は、被試験デバイス４０に供給するテストパターンを予め格納する。 - 特許庁

To provide a nonvolatile semiconductor memory device which can shorten test time.例文帳に追加

テスト時間を短縮することが可能な不揮発性半導体記憶装置を提供する。 - 特許庁

EMBEDDED MCU WHICH CAN BE TESTED AT HIGH SPEED WITH MEMORY EMULATION MODULE, AND TEST METHOD THEREFOR例文帳に追加

メモリエミュレーションモジュールを用いて高速でテストできるエンベデッドＭＣＵ、及びそのテスト方法 - 特許庁

The CPU3A of the A system 1A controls DMA (Direct Memory Access) engines 10A and 10B, and inputs the test data stored in a self-system main memory 4A through a data line path 15A to the other system test comparator 13B, and inputs the test data stored in the other system main memory 4B to the other system test comparator 13B.例文帳に追加

Ａ系システム１ＡのＣＰＵ３Ａは、ＤＭＡエンジン１０Ａ，１０Ｂを制御して、データリンクパス１５Ａを経由して自系のメインメモリ４Ａに記憶されているテストデータを他系のテストコンパレータ１３Ｂに入力し、他系のメインメモリ４Ｂに記憶されているテストデータを他系のテストコンパレータ１３Ｂに入力する。 - 特許庁

In a fourth step, a test of a semiconductor memory determined as defective memory operation using the test pattern converted to the signal pattern by a semiconductor memory tester, is performed and reappearance of the occurrence of the defective operation is verified.例文帳に追加

第４ステップでは、半導体メモリテスタにより信号パターンに変換されたテストパターンを用いてメモリ動作不良と判定された半導体メモリのテストを実施し、上記動作不良発生の再現を検証する。 - 特許庁

The machine language data is read through an external bus IF5 and carried out by the CPU 4 to generate a test pattern to the memory chip 2 through a memory IF 6, and the CPU 4 carries out the unit test of the memory chip 2.例文帳に追加

そして、この機械語データをＣＰＵ４が外部バスＩＦ５を介して読み込んで実行し、メモリＩＦ６を介してメモリチップ２へテストパターンを発生させ、ＣＰＵ４がメモリチップ２の単体検査を実施する。 - 特許庁

This circuit is constituted of a test circuit in a memory detecting failure in a specific address in each memory-macro and a test circuit between memories detecting failure at the same address and the same bit position between a plurality of memory-macros.例文帳に追加

各々のメモリマクロ内の特定アドレスにおける故障を検出するメモリ内テスト回路と、複数のメモリマクロ間の同一アドレス同一ビット位置における故障を検出するメモリ間テスト回路により構成される。 - 特許庁

The semiconductor memory device includes a test circuit for generating leakage current in the semiconductor memory device in a standby state in response to a test mode signal and a standby signal that provides standby state information of the semiconductor memory device.例文帳に追加

本発明は、テストモード信号及び半導体メモリ装置のスタンバイ状態情報を提供するスタンバイ信号に応じて、スタンバイ状態で前記半導体メモリ装置に漏れ電流を発生させるテスト回路を含む。 - 特許庁

To provide a semiconductor integrated circuit device, having a test circuit which can analyze replacing a defective memory cell with a redundant memory cell.例文帳に追加

不良メモリセルの冗長メモリセルでの置換の解析が可能なテスト回路を備えた半導体集積回路装置を提供する。 - 特許庁

To provide a magnetic storage device having a test mode for testing a memory cell and a spare memory cell itself for saving the reference cell.例文帳に追加

リファレンスセルおよびリファレンスセルを救済するスペアメモリセル自体を試験するテストモードを備えた磁気記憶装置を提供する。 - 特許庁

When a system is operating, a memory test is performed for a memory module installed in a system periodically or in response to a request.例文帳に追加

システム稼動時、システムに搭載されているメモリモジュールに対し、定期的あるいは要求があったときにメモリテストを実施する。 - 特許庁

To provide a ferroelectric memory and its test method in which characteristics of a memory can be tested without performing bake-processing.例文帳に追加

ベーク処理を行うことなく、メモリの特性をテストすることのできる強誘電体メモリ及びそのテスト方法を提供する。 - 特許庁

To perform a test reflecting imprint affecting data holding performance in a semiconductor memory having a ferroelectric memory.例文帳に追加

強誘電体メモリを有する半導体記憶装置において、データ保持性能に影響するインプリントを反映した検査を行う。 - 特許庁

RELIEVING AND ANALYZING METHOD FOR DEFECT OF MEMORY AND MEMORY TEST DEVICE INCORPORATING DEFECT RELIEVING AND ANALYZING DEVICE APPLYING THIS ANALYZING METHOD例文帳に追加

メモリの不良救済解析方法及びこの解析方法を適用した不良救済解析器を搭載したメモリ試験装置 - 特許庁

To provide a semiconductor memory device, whose test time can be reduced by simultaneously testing a plurality of memory devices.例文帳に追加

同時に複数個のメモリ装置をテストすることによってテスト時間を減らすことができる半導体メモリ装置を提供する。 - 特許庁

To provide a semiconductor memory device which can avoid false detection of a memory cell having a small cell capacitance, thereby preventing an increase in test time.例文帳に追加

セル容量が小のメモリセルの誤検出を回避可能とし、テスト時間の増大を防ぐ半導体記憶装置の提供。 - 特許庁

To reduce test cost by fitting a physical position of a regular memory cell where data are read or written to a physical position of a parity memory cell.例文帳に追加

データが読み書きされるレギュラーメモリセルの物理的位置をパリティメモリセルの物理的位置に合わせ、試験コストを削減する。 - 特許庁

To provide a memory board test device which can perform a test by applying a test pattern signal from any connection part side in a memory board having such a structure that a plurality of memory chips are incorporated, these memory chips are connected in parallel and both ends of these connection lines being connected in parallel are connected to the connection parts of one side and the other side.例文帳に追加

複数のメモリチップを搭載し、これら複数のメモリチップを並列接続し、この並列接続した接続線の両端を一方と他方の接続部に接続した構造のメモリボードにおいて、何れの接続部側からでも試験パターン信号を印加して試験を行うことができるメモリボード試験装置を提供する。 - 特許庁

To provide a test circuit for testing a synchronous memory circuit 3 which is operated with a high clock frequency and which is capable of adjusting test latency.例文帳に追加

高クロック周波数で動作する、テストレイテンシーが調節可能な、同期メモリ回路３をテストするためのテスト回路を提供する。 - 特許庁

To provide a semiconductor device, an electronic device, and a connection test method of the semiconductor device, performing easily a connection test between SoC and a memory.例文帳に追加

ＳｏＣとメモリの接続試験を容易に行う半導体装置、電子機器及び半導体装置の接続試験方法を提供する。 - 特許庁

To improve reliability by making the constitution of a dual port memory test device simpler and by shortening a test time by decreasing the number of signals to be observed.例文帳に追加

デュアルポートメモリ試験装置をより簡単な構成にし、観測する信号数を減して試験時間を短縮し、信頼性を高める。 - 特許庁

Therefore, the test program for testing a simple body of the first memory chip can be utilized as a test program for the semiconductor device after assembly.例文帳に追加

このため、第１メモリチップ単体を試験する試験プログラムを、半導体装置の組み立て後の試験プログラムとして流用できる。 - 特許庁

To decrease the scale of a microcomputer for testing a memory part and a logic part, and to eliminate the wasted time of the test to shorten a test time.例文帳に追加

メモリ部及びロジック部をテスト可能なマイコンを小規模化し、かつテストにおける無駄な時間を解消し、テスト時間を短縮する。 - 特許庁

To provide a static semiconductor memory device capable of shortening the test time of a data retention test, thereby improving productivity.例文帳に追加

データリテンションテストのテスト時間を短縮して、生産性を向上させることができるスタティック型半導体記憶装置を提供する。 - 特許庁

To obtain a semiconductor memory which can perform a high speed read-out test by a comparatively complicated test pattern without increasing circuit area.例文帳に追加

回路面積を増大させず、比較的複雑なテストパターンによる高速な読み出しテストが実行可能な半導体記憶装置を得る。 - 特許庁

To provide a semiconductor test system capable of storing a test result in a small-capacity data fail memory by using a compression technique.例文帳に追加

圧縮技術を用いて、小さな容量のデータフェイルメモリにテスト結果を格納することができる、半導体テストシステムを提供する。 - 特許庁

To provide a semiconductor integrated device having a built-in self-test circuit which can perform an operation check test for a memory at an actual operating speed.例文帳に追加

実動作速度でメモリの動作確認テストが可能な組み込み自己テスト回路を有する半導体集積装置を提供する。 - 特許庁

To provide an electronic apparatus that allows reducing test manhours and conducting a reliable evaluation test using a small-capacity memory.例文帳に追加

試験工数を減少させ、小容量のメモリにより十分な評価試験を実行することができる電子機器を提供すること。 - 特許庁

To provide a test system carrying out an actual speed test of a desired route among a plurality of synchronizing memory elements.例文帳に追加

複数の同期式記憶素子間の経路の内の所望の経路の実速度テストを行うことのできるテストシステムを提供すること。 - 特許庁

A computer 100 performs test execution of a program, adds link information to memory dump obtained as a result of the test and shows it on a monitor 115.例文帳に追加

計算機１００でプログラムをテスト実行し、テストの結果として得られるメモリダンプに、リンク情報を付加して、モニタ１１５に表示する。 - 特許庁

A failure state database memory for memorizing data associating a self-diagnosis result of the test object with the order of test items is added.例文帳に追加

被試験体の自己診断結果と試験項目の順序を対応付けたデータを記憶する故障状況データベース記憶器を付加する。 - 特許庁

The proposed programmable memory BIST (Built-In Self Test) architectures could be used to test memories in different stages of their fabrication. 例文帳に追加

ここに提案するプログラマブルメモリBIST（組込み自己試験）アーキテクチャは、メモリをその製造過程の異なる段階でテストするのに使われよう。 - コンピューター用語辞典