「memory-test」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

To provide a nonvolatile semiconductor memory device capable of reducing the test time for high reliability.例文帳に追加

高信頼性に向けたテスト時間の短縮化が可能な不揮発性半導体記憶装置を提供する。 - 特許庁

In the test system, the plurality of routes to connect the plurality of synchronizing memory elements are partially overlapped.例文帳に追加

テストシステムでは、複数の同期式記憶素子間を接続する複数の経路が部分的に重なっている。 - 特許庁

To provide a semiconductor memory device by time for writing patterns in test is shortened.例文帳に追加

テスト時におけるパターンの書き込み時間を短縮することができる半導体記憶装置を提供する。 - 特許庁

To provide a solid-state imaging device which achieves a fast memory test while making a circuit scale smaller.例文帳に追加

回路規模の小型化を図りつつメモリテストを高速に実現可能とする固体撮像装置を提供する。 - 特許庁

To accurately perform a test of a connection performance to a flash memory and peripheral circuits thereof along with upper address lines.例文帳に追加

フラッシュメモリとその周辺回路との接続性試験を上位アドレス線を含めて適確に行なう。 - 特許庁

To easily perform a test in an OTP memory using a electric fuse element for a storage element.例文帳に追加

本発明は、電気ヒューズ素子を記憶素子に用いたＯＴＰメモリにおいて、容易にテストできるようにする。 - 特許庁

By this means, noise is directly applied to a data line from which data from the memory cell of the test target is read.例文帳に追加

これにより、検査対象メモリセルからのデータが読み出されたデータ線に直接ノイズを印加する。 - 特許庁

To provide a semiconductor storage device in which an operation test for a spare memory cell can be efficiently performed.例文帳に追加

スペアメモリセルに対する動作テストを効率的に実行可能な半導体記憶装置を提供する。 - 特許庁

To provide a synchronous type semiconductor memory device in which a test can be performed using a low speed tester.例文帳に追加

低速なテスタを用いてテストを行うことが可能な同期型の半導体記憶装置を提供する。 - 特許庁

Therefore, for example, normal stress can be given to the adjacent memory cell in a burn-in test.例文帳に追加

したがって、たとえばバーンインテストにおいて隣接メモリセルに対して正規のストレスを与えることができる。 - 特許庁

To enable shortening a test time for word lines and bit lines even in a memory having a large capacity.例文帳に追加

大容量化するメモリに対してもワード線やビット線に対する検査時間の短縮を可能にする。 - 特許庁

To provide a semiconductor memory capable of suppressing the increase of a circuit area and also reducing test time.例文帳に追加

回路面積の増大を抑制し、かつテスト時間の短縮が可能な半導体記憶装置を提供する。 - 特許庁

The test body 6 is inspected by the X-ray, and an X-ray dynamic image is produced and stored in an image memory 12.例文帳に追加

Ｘ線で被検体６を検査してＸ線動画像を生成して画像メモリ１２に格納する。 - 特許庁

As a result, it is possible to improve the debugging efficiency of a program TPRG for executing the memory access test.例文帳に追加

この結果、メモリアクセス試験を実行するためのプログラムＴＰＲＧのデバッグ効率を向上できる。 - 特許庁

To reduce the testing time by conducting the test of a memory to be tested and the analysis of a defect in parallel.例文帳に追加

被試験メモリの試験と不良解析を並行処理することによって試験時間を短縮する。 - 特許庁

An address/data generator 9, a buffer 10 and a command generator 11 are provided in a memory test device.例文帳に追加

メモリテスト装置には、アドレス／データ発生器９、バッファ１０、およびコマンド発生器１１が設けられている。 - 特許庁

In such nonvolatile semiconductor memory, the leakage current is detected by selecting the test mode.例文帳に追加

かかる不揮発性半導体メモリにおいて、テストモード選択をなすことによってそのリーク電流を検出する。 - 特許庁

To perform simultaneously an operation test of plural memory cores incorporated in a semiconductor integrated circuit device.例文帳に追加

半導体集積回路装置内に内蔵される複数のメモリコアに対して同時に動作テストを実行する。 - 特許庁

Alternatively, a memory or an analog switch may be provided on a wiring portion for connecting the two test pads.例文帳に追加

また、２つのテストパッド間をつなぐ配線部にメモリ又はアナログスイッチを設ける構成としてもよい。 - 特許庁

To provide a test method of FPGA(field programmable gate array) using a NVM(non-volatile memory) for a programmable mutual connection body.例文帳に追加

プログラマブルな相互接続体のためのＮＶＭメモリセルを使用するＦＰＧＡのテスト方法を提供。 - 特許庁

To synchronize a decision signal, being output at the operating test of a semiconductor memory device, with a clock signal.例文帳に追加

半導体記憶装置の動作テスト時に出力する判定信号をクロック信号に同期させる。 - 特許庁

The memory test circuit includes a BIST circuit configured to execute a plurality of operation algorithms.例文帳に追加

メモリテスト回路は、複数の動作アルゴリズムを実行可能に構成されたＢＩＳＴ回路を備えている。 - 特許庁

A plurality of test patterns is set to a test device 6 of a semiconductor memory, a different test pattern is applied to a plurality of semiconductor memories 1 to be tested, while it is discriminated whether test result output of each semiconductor memory 1 to be tested is in the prescribed tolerance or not.例文帳に追加

半導体記憶装置の試験装置６に複数のテストパターンを設定し、試験装置に接続された複数個の被試験半導体記憶装置１に異なるテストパターンを適用すると共に、各被試験半導体記憶装置１の試験結果出力が所定の許容範囲内にあるか否かを判定するようにした方法。 - 特許庁

A CPU 8 as a test data storing means detects a block failure by checking the test data stored in the test data storing memory 6 against the failure occurrence patterns stored in the memory 5 for storing failure occurrence patterns and determining a block failure in the case that test data similar to a failure occurrence pattern is present.例文帳に追加

テストデータ格納手段としてのＣＰＵ８は、テストデータ格納メモリ６に格納されたテストデータと不良発生パターン記憶メモリ５に格納された不良発生パターンとを照合し、不良発生パターンと相似のテストデータが存在する場合にブロック不良と判定し、これによりブロック不良を検出する。 - 特許庁

To provide a semiconductor memory test device and its test system in which conditions separation of a test program is controlled without measuring a semiconductor memory actually, skewness correction under an arbitrary condition is performed and correction data are stored, skewness compensation can be performed by only read-out of data when a measurement test is performed actually.例文帳に追加

実際に半導体メモリを測定せずともテストプログラムの条件分離を制御し、任意の条件下のスキュー補正を実施して補正データを保存し、実際に測定試験を実行する際にはデータを読み出すだけでスキュー補正が行える半導体メモリ試験装置、及びその試験方式を提供することである。 - 特許庁

Data to be recorded in a data area is stored in a memory 108 while test writing for a test writing area of an optical disk is performed, recording of data for the data area and test writing for the test writing area are performed alternately.例文帳に追加

光ディスクの試し書き領域へ試し書きが行われている間にメモリ１０８にデータ領域へ記録するデータを記憶させ、データ領域へのデータの記録と試し書き領域への試し書きとを交互に行うことを特徴とする。 - 特許庁

To solve such a problem that in a test of a semiconductor memory, as a chip itself does not store nature of the chip, in order to perform analysis of a defective product by a wafer test after assembling, a test corresponding to the wafer test must be performed again and a defective product must be selected.例文帳に追加

半導体記憶装置の検査において、チップの素性をチップ自身は記憶していないので、ウエハ検査不良品の解析を組み立て後に行うためには再度、ウエハ検査相当の検査を実施して不良品を選別しなければならない。 - 特許庁

To provide a microcomputer incorporating a non-volatile memory in which a test time and a test cost can be reduced by decreasing the number of times of erasure operation required normally for performing with the number of plural times in a test of a non-volatile memory.例文帳に追加

不揮発性メモリの検査において通常複数回実施する必要のある消去動作の回数を少なくすることによって、検査時間を減少させ検査コストを低減させることができる不揮発性メモリ内蔵マイコンを提供することを目的とする。 - 特許庁

To realize an LSI tester which increases the transmission rate of a memory or between caches inside the LSI tester and which reduces the test time by compressing a test pattern efficiently so as not to influence the operating speed of the LSI tester and storing the test pattern in the memory.例文帳に追加

テストパターンを効率的かつＬＳＩテスタの動作速度に影響をあたえないように圧縮する事により、ＬＳＩテスタ内部におけるメモリやキャシュ間の転送速度を速め、テスト時間を削減可能なＬＳＩテスタ、ＬＳＩテストシステム等を提供すること。 - 特許庁

In a post-wafer-sorting stage of device manufacture, a plurality of flash memory devices which each include a flash controller die related to a common housing and at least one flash memory die are passed to a test process such as a batch test process or mass test process.例文帳に追加

デバイス製造のポスト・ウェファ・ソート・ステージ中に、共通ハウジングに関連づけられたフラッシュコントローラ・ダイおよび少なくとも一つのフラッシュメモリ・ダイを各々が含む複数のフラッシュメモリ・デバイスを、例えば、バッチ・テスト・プロセスまたはマス・テスト・プロセス等のテスト・プロセスへ通す。 - 特許庁

In the semiconductor device, at first, the high temperature test is performed, and the high temperature test result of the high temperature test of the memory cell arrays 11a to 11n is written on the acceptance or rejection discrimination fuse circuits 13a to 13n provided respectively of the memory cell arrays 11a to 11n.例文帳に追加

この半導体装置において、まず、高温試験を行い、メモリセルアレイ１１ａ，１１ｂ，〜，１１ｎのそれぞれに設けられた合否判定ヒューズ回路１３ａ，１３ｂ，〜，１３ｎに、メモリセルアレイ１１ａ，１１ｂ，〜，１１ｎの高温試験の高温試験結果を書き込む。 - 特許庁

Each test block TB is provided with a substitution judgment part for each of the combination of order for successively performing the substitution of memory cell columns and memory cell rows.例文帳に追加

各テストブロックＴＢには、メモリセル行とメモリセル列を順番に置換する順序の組合せのぞれぞれについて、置換判定部が設けられる。 - 特許庁

Data are written into a prescribed area of user data by a memory controller 3 on the basis of a writing test command from the memory access device 6, and its speed is measured.例文帳に追加

メモリアクセス装置６からの書き込みテストコマンドに基づいてメモリコントローラ３でユーザデータの所定の領域にデータを書き込んでその速度を測定する。 - 特許庁

To provide a semiconductor memory device test circuit where a defect detection rate has been improved and a semiconductor memory device where a repair efficiency has been improved.例文帳に追加

不良検出率を向上させた半導体メモリ装置のテスト回路及びリペア効率性を向上させた半導体メモリ装置を提供する。 - 特許庁

Then, when "L" is written in the whole address by setting up a test mode, "L" is written in a normal memory cell, and the redundancy memory cell is not changed and remains in "H".例文帳に追加

次に、試験動作モードを設定して全アドレスに“Ｌ”を書き込むと、今度は正規のメモリセルに“Ｌ”が書き込まれ、冗長メモリセルは“Ｈ”のまま残される。 - 特許庁

To provide a thin film magnetic memory device for shortening a time for disturb-test for excluding a defective memory cell weak in a disturb-property.例文帳に追加

ディスターブ特性の弱い不良メモリセルを除去するためのディスターブ試験の試験時間を短縮することができる薄膜磁性体記憶装置を提供する。 - 特許庁

By using the built-in memory instead of the semiconductor memory device it is possible to test the interface part and circuits related to the same with the semiconductor device as a single body.例文帳に追加

内蔵メモリを半導体メモリ装置の代わりに使用することで、半導体装置単体でインタフェース部およびそれに関連する回路を試験できる。 - 特許庁

To provide a test method for characteristics of a non-volatile semiconductor memory in which the retention of all memory cells can be sufficiently guaranteed by only adding simple procedures.例文帳に追加

簡単な手順を追加するだけで全メモリセルのリテンションを十分に保証できる不揮発性半導体メモリの特性検査方法を提供すること。 - 特許庁

This test equipment for a memory device has a pattern generator 60, a pin data selector 70, a waveform forming device 30, a memory device insertion section 40, and a comparator 50.例文帳に追加

本発明によるメモリデバイス装置は、パターン発生器６０、ピンデータセレクタ７０、波形整形器３０、メモリデバイス差込部４０および比較器５０を有する。 - 特許庁

The central processing unit 30 comprises a cache memory 40, a test circuit 50 connected to the cache memory 40, and a result storage area 60.例文帳に追加

中央演算処理装置３０は、キャッシュメモリ４０と、そのキャッシュメモリ４０に接続されるテスト回路５０と、結果格納領域６０とを備える。 - 特許庁

A test system for the memory device is provided with a tester 102 for applying a plurality of different redundancy tests on the memory device based on a plurality of different testing conditions.例文帳に追加

メモリデバイスのテストシステムは、複数の異なる試験条件に基づいて、複数の異なるリダンダンシテストをメモリデバイスに対して行うテスタ１０２を備える。 - 特許庁

To provide a semiconductor memory which can discriminate easily whether each memory cell group is normal or not while shortening the test time.例文帳に追加

各メモリセルグループが正常か否かを容易に判定することができ、かつテスト時間の短縮化を図ることが可能な半導体記憶装置を提供する。 - 特許庁

At self diagnostic test, the memory macro 1 can be tested with an internal clock signal iCLK and a second latency value information L1 optimal to the memory macro.例文帳に追加

また自己診断試験時にはメモリマクロに最適な内部クロック信号ｉＣＬＫや第２レイテンシ値情報Ｌ１でメモリマクロ１の試験を実行することができる。 - 特許庁

A memory 128 is provided, and the measurement data of the IDDQ test in the plurality of times are accumulated in the memory 128, and transferred in batch to an LSI tester.例文帳に追加

また、メモリ１２８が設けられおり、このメモリ１２８に、複数回のＩＤＤＱテストの測定データを蓄積し、一括してＬＳＩテスタに転送する。 - 特許庁

To provide a semiconductor memory with which capital investment for a test can be suppressed to the increment of storage capacity of a semiconductor memory.例文帳に追加

半導体記憶装置の記憶容量の増大に対してテストのための設備投資を抑えることができる半導体記憶装置を提供すること。 - 特許庁