「parallel input/output」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The storage management component supports hierarchical storage, third-party data transfer, and parallel input-output. 例文帳に追加

この記憶管理コンポーネントは, 階層記憶, サードパーティのデータ転送, および並列入出力をサポートしている. - コンピューター用語辞典

The slave processors 3 to 5 refer to the input/output resources and parallel synchronism semaphore that the master processor 2 controls.例文帳に追加

スレーブプロセッサ３〜５は、マスタープロセッサ２が管理する入出力資源及び並列同期セマフォを参照する。 - 特許庁

To provide an optical parallel arithmetic unit for executing a much higher speed analog parallel arithmetic operation by shortening a time to be spent on input/output time as much as possible.例文帳に追加

入出力時にかかる時間をできるだけ短縮し、より高速なアナログ並列演算を行うことができる光並列演算装置を提供する。 - 特許庁

A tri-state input/output buffer having small drive capacity and a test control circuit for controlling the entire test are provided in parallel at an input/output terminal under normal use of an integrated circuit.例文帳に追加

集積回路の通常使用されている入出力端子に、並列にドライブ能力の小さいトライステート入出力バッファーを設け、テスト全体を制御するテスト制御回路を設ける。 - 特許庁

A parallel/serial mutual conversion circuit for input-output of a DI/DO signal and a digital/analog conversion circuit for input-output of an AI signal are mounted on the side of the terminal block.例文帳に追加

端子台側にはＤＩ／ＤＯ信号入出力のためのパラレル／シリアルの相互の変換回路と、ＡＩ信号入出力のためのディジタル／アナログ変換回路を実装する。 - 特許庁

The protocol converter has register buffers (RBUFc0-RBUFc15) each having a parallel-serial conversion function, converts serial data fed from the input/output terminals to the SDRAM devices into parallel data, and converts parallel data fed from the SDRAM devices to the input/output terminals into serial data.例文帳に追加

プロトコルコンバータは、並直変換機能を有するレジスタバッファ（ＲＢＵＦｃ０〜ＲＢＵＦｃ１５）を有し、入出力端子からＳＤＲＡＭデバイスへ供給される直列データを並列データに変換し、ＳＤＲＡＭデバイスから入出力端子へ供給される並列データを直列データに変換する。 - 特許庁

A signal input/output port 11 is connected to a terminal 16 by means of eight parallel-disposed signal lines.例文帳に追加

信号入出力ポート１１と端子１６との間を平行に配列された８つの信号線を介して接続する。 - 特許庁

A P-channel transistor(TR) P4 and an N-channel TR N4 are connected in parallel between analog input/output terminals.例文帳に追加

アナログ入出力端子間にＰｃｈ型トランジスタＰ４とＮｃｈ型トランジスタＮ４とが並列接続されている。 - 特許庁

The diffusion resistance layer 400 is connected to the input/output terminal of the semiconductor device, while being arranged in parallel with the first diffusion layers 200, and connects the internal circuit and the input/output terminal of the semiconductor device.例文帳に追加

拡散抵抗層４００は、半導体装置の入出力端子に対して第１の拡散層２００と並列に接続しており、かつ半導体装置の内部回路と入出力端子を接続する。 - 特許庁

Input/output are thus processed in a further parallel mode, thereby performance of the storage device array 102 is improved as a whole.例文帳に追加

これにより、入出力が一層ハ゜ラレルな態様で処理されて、記憶装置アレイ（１０２）の全体的な性能が向上する。 - 特許庁

The first diffusion layers 200 are each a second conductivity type, and are connected in parallel with each other to an input/output terminal of the semiconductor device.例文帳に追加

第１の拡散層２００は、第２導電型であり、半導体装置の入出力端子に互いに並列に接続している。 - 特許庁

To increase the number of parallel tests of semiconductor memory devices even in utilizing limited input/output channels of a test device.例文帳に追加

テスト装置の限定された入出力チャネルを利用しても、半導体メモリ素子の並列テスト数を拡張できるようにすることにある。 - 特許庁

A SAW filter 1 is provided with input/output IDTs 3 and 4, and a pattern inductor 7 connected to the output IDT 4 in parallel.例文帳に追加

ＳＡＷフィルタ１は、入出力ＩＤＴ３，４と、出力ＩＤＴ４に並列に接続されたパターンインダクタ７を備える。 - 特許庁

In this low power RAMBUS DRAM, an upper series/parallel shift section is connected between an upper memory bank section and an input/ output block section.例文帳に追加

本発明の低電力型ラムバスＤＲＡＭは上部直／並列シフト部は上部メモリーバンク部と入／出力ブロック部の間に接続される。 - 特許庁

By performing dicing on the basis of the marker, two diced surfaces y1, y2 in parallel along the input/output waveguide and two diced surfaces 19, 29 inclined at a prescribed angle from the direction orthogonal with respect to the input/output waveguide are obtained.例文帳に追加

マーカを基準にダイシングして、入出力導波路に平行に沿う２つのダイシング面ｙ１，ｙ２と、入出力導波路に対して直交方向から所定に傾斜した２つのダイシング面１９，２９とを得る。 - 特許庁

When the processors perform processings in parallel, the master processor 2 controls the input/output resources and controls a parallel synchronism semaphore for synchronizing slave processors 3 to 5.例文帳に追加

複数のプロセッサが処理を並列に実行する場合、マスタープロセッサ２は、入出力資源を管理すると共に、スレーブプロセッサ３〜５との同期をとるための並列同期セマフォを管理する。 - 特許庁

An input/output data bus has normally parallel signal bits of (n) pieces transmitting column data, but an additional parallel signal bit does not transmit normally column data and redundant column data.例文帳に追加

入出力データ・バスは、通常は列データを搬送するｎ個の並列信号ビットを有するが、追加の並列信号ビットは通常は列データも冗長列データも搬送しない。 - 特許庁

The resonance frequency of the parallel resonance circuit 12 is a frequency of a signal passing between the antenna terminal 10 and the input output terminal 11.例文帳に追加

並列共振回路１２の共振周波数は、アンテナ端子１０及び入出力端子１１の間を通過する信号の周波数である。 - 特許庁

A component 130 for control and a component 140 for input/output are arranged in parallel on the surface 120a of a board 120.例文帳に追加

基板１２０の基板面１２０ａには、制御用構成要素１３０と入出力用構成要素１４０が平行に配置されている。 - 特許庁

Moving the wave collection device 4 and/or the primary radiator 3 in parallel with the faces of the metallic plates 1, 2 changes the phase of the electromagnetic wave to each input/output section 5 to scan the beam direction from each input/output section 5.例文帳に追加

集波器４および／または一次放射器３を金属板１・２面と平行に動かして各入出力部５に対する電磁波の位相を変えることにより、各入出力部５からのビーム方向をスキャンさせる。 - 特許庁

With end parts of the first conductor 35 and the second conductor 36 as input/output ports P1 and P2, with an end part of the third conductor 37 as a ground port P3, a resistance element R is connected across the input/output ports P1 and P2, being parallel to the first conductor 35 and the second conductor 36.例文帳に追加

第1導体35及び第2導体36の端部を入出力ポートP1,P2とし、第3導体37の端部をグランドポートP3とし、入出力ポートP1,P2間に抵抗素子Rが第1導体35及び第2導体36に対して並列に接続されている。 - 特許庁

To provide means for executing input/output of data through a PLC system bus and input/output of data through a field network in parallel, which is suitable to be realized by using a hardware configuration close to a general purpose computer.例文帳に追加

汎用コンピュータに近いハードウェア構成を用いて実現するのに好適であるような、ＰＬＣシステムバス経由のデータの入出力とフィールドネットワーク経由のデータの入出力とを並列に実行する手段を提供する。 - 特許庁

Each input/output pad has an input/output pad bond openings 61-70 with a height in a direction perpendicular to the perimeter of the core circuitry and with a width in a direction parallel to the perimeter of the core circuit.例文帳に追加

各入力／出力パッドには、コア回路の周辺部に対して垂直な方向の高さと、コア回路の周辺部に対して平行な方向の幅を有する、入力／出力パッド・ボンド開口部６１−７０が設けられている。 - 特許庁

To provide semiconductor memory elements which can reduce the test time by making a DRAM core test by a parallel input/output interface method and support various input/output information transmission rates in the multi-port memory elements communicating information with external devices by a serial input/output interface method when operating normally.例文帳に追加

正常動作時に直列入／出力インタフェース方式で外部装置と情報通信を行うマルチポートメモリ素子において、並列入／出力インタフェース方式でＤＲＡＭコアテストを実行することによってテスト時間を減少させ、且つ、様々な入／出力情報伝送処理率を支援する半導体メモリ素子を提供すること。 - 特許庁

(n) bits parallel data is delivered and received between the data buffer and the normal data section of the cell array, and (m) bits parallel data (m<n) is delivered and received between the data buffer and an external input/output terminal.例文帳に追加

データバッファとセルアレイのノーマルデータ部との間はｎビット並列データの授受が行われ、データバッファと外部入出力端子の間はｍビット並列データ（但し、ｍ＜ｎ）の授受が行われる。 - 特許庁

To provide a semiconductor device testing a plurality of built-in semiconductor chips in parallel by using only a part of data input/output terminals.例文帳に追加

一部のデータ入出力端子のみを用いて内蔵された複数の半導体チップを並列にテストすることのできる半導体装置を提供する。 - 特許庁

This memory controller can implement plural external input/output processes and plural internal signal processes concurrently in parallel by performing banking, bank scheduling and bank monitoring for control of the primary storage memory.例文帳に追加

一次記憶メモリ制御にバンク、バンクスケジューリング、バンクモニタを行なうことで、外部入出力処理と内部信号処理の複数並列処理を行なう。 - 特許庁

A system bus bridge(SSB) is provided with a B bus (general purpose input/output bus) and a B bus (graphic bus), thus simultaneously establishing two system connection, and hence conducting a high speed data transfer with a parallel property.例文帳に追加

スキャナコントローラ４３０２を介して読み込まれた画像データは、Ｇバス４０４を介してメモリコントローラ４０３からメモリへと転送される。 - 特許庁

In the antenna element capable of setting input/output impedance, linear dipole elements 1, 2 and V-shaped conductor elements 3, 4 are connected to each other in parallel.例文帳に追加

入出力インピーダンスを設定可能なアンテナ素子であって、直線状ダイポールエレメント１、２とＶ型導体エレメント３、４とを並列接続している。 - 特許庁

The reflection type phase shifter is provided with a high frequency signal input output terminal 11, with a series circuit 21 consisting of an inductor 15 and a capacitor 16 connected in series with switches 19a, 19b mutually connected to the high frequency signal input output terminal 11 in parallel and with a parallel circuit 22 consisting of an inductor 17 and a capacitor 18 connected in parallel.例文帳に追加

反射型移相器において、高周波信号入出力端子１１と、相互に並列に高周波信号入出力端子１１に接続されるスイッチ１９ａおよびスイッチ１９ｂと、直列に接続されたインダクタ１５とキャパシタ１６とから構成される直列回路２１と、並列に接続されたインダクタ１７とキャパシタ１８とから構成される並列回路２２とを備える。 - 特許庁

At least partial data buses of plural parallel data busses of an interface circuit 14 are selectively conducted by a byte length set signal by means of an input/output pass selector 24, whereby the number of bytes of the input/output data busses of the interface circuit is controlled to a desired byte length.例文帳に追加

入出力バス選択器２４によりインタフェース回路１４の複数並列のデータバスのうち少なくとも一部のデータバスをバイト長設定信号により選択的に導通し、インターフェイス回路の入出力データバスのバイト数を所望のバイト長とする。 - 特許庁

AS parallel data of the 0th bit are required to be read out to the out side first, the FF group 12-0 is arranged mostly closing to the input/output interface circuit 5-1.例文帳に追加

０ビット目のパラレルデータを最初に外部へ読み出す必要があるため、ＦＦ群１２−０を入出力インタフェース回路５−１に最も近接して配置する。 - 特許庁

A pair of input/output terminals 20 extends from the open portion for the terminals 34 in a direction parallel with the fixed surface 50 and connects with a terminal connection part 41 without being bent.例文帳に追加

端子用開放部３４から一対の入出力端子２０が、固定面５０に平行な方向に延出し、折り曲げられずに、端子接続部４１に接続している。 - 特許庁

The input/output block section buffers a clock signal generated from the DLL section, and generates a signal controlling selectively operation of the upper/lower series/parallel shift sections.例文帳に追加

入／出力ブロック部はＤＬＬ部から生成されたクロック信号をバッファリングして上／下部、直／並列シフト部の動作を選択的に制御する信号を発生する。 - 特許庁

The data written in the cell buffer are read in prescribed timing and fed to the buffer input output section 32 and a 16/8 parallel conversion section 36 reduces the bit width to a half.例文帳に追加

セルバッファに書き込まれたデータは、所定のタイミングで読み出されてバッファ入出力部に送られ、１６／８パラレル変換部３６においてビット幅が１／２倍される。 - 特許庁

The high frequency circuit device includes: an antenna terminal 10 to which an antenna is connected; an input output terminal 11; and a parallel resonance circuit 12 where a first shared terminal 12a is connected to ground, a second shared terminal 12b is connected between the antenna terminal 10 and the input output terminal 11, and a capacitor 21 and an inductor 22 are connected in parallel with each other.例文帳に追加

高周波回路装置は、アンテナが接続されるアンテナ端子１０と、入出力端子１１と、第１の共有端子１２ａが接地され、第２の共有端子１２ｂがアンテナ端子１０と入出力端子１１との間に接続され、コンデンサ２１とインダクタ２２とが互いに並列に接続されてなる並列共振回路１２とを有している。 - 特許庁

The ring resonator type filter has a plurality of the ring resonators 1 to 3 arrayed so as to be coupled in parallel, a first input-output end 4 coupled with the ring resonator 1 arranged at one end, and a second input-output end 5, coupled with the ring resonator 3 arranged at the other end.例文帳に追加

このリング共振器型フィルタは、平行結合するように配列された複数のリング共振器１〜３と、一方端に配置されたリング共振器１と結合する第１の入出力端４と、他方端に配置されたリング共振器３と結合する第２の入出力端５とを備える。 - 特許庁

The capacitor with the fuse in which a fuse element 10 is connected in series to a capacitor 2 is connected in the plural sets in parallel to an input/output electrodes 3a, 3b which are arranged on a substrate 1.例文帳に追加

コンデンサ２にヒューズ素子１０を直列に接続したヒューズ付きコンデンサを基板１上に配設された入出力電極３ａ，３ｂに並列に複数組接続する。 - 特許庁

On the flank of the base body 12, an outside electrode is formed and necessary electrodes are connected, and the capacitor is connected in series to obtain a balanced input/output high-pass filter having an inductor connected in parallel.例文帳に追加

基体１２の側面に外部電極を形成して必要な電極を接続し、コンデンサが直列に接続され、インダクタが並列に接続された平衡入出力のハイパスフィルタを得る。 - 特許庁

That is, a cyclic arithmetic loop in a plurality of bits is configured, consisting of a register 108 that is capable of parallel input output in a plurality of bits, a vector multiplier 110, and a selector 111.例文帳に追加

すなわち、複数ビットのパラレル入出力が可能なレジスタ１０８と、ベクトル乗算器１１０と、セレクタ１１１で構成される複数ビットの巡回演算ループを形成する。 - 特許庁

These parallel high and low-speed circuits are user-selectable, and thereby the input output structure is optimized between speed and functionality depending on the requirements of the application.例文帳に追加

これらの並列の高速回路および低速回路はユーザによって選択可能であり、したがって、アプリケーションの要件によって、入出力構造は速度と機能の間で最適化される。 - 特許庁

The transmission lines 6a and 6b connect plural units of variable resonance circuits in parallel to input and output a high frequency signal from/to each variable resonance circuit from the input-output terminal 8.例文帳に追加

伝送線路６ａ、６ｂは、複数単位の可変共振回路を並列に結線して、入出力端子８から各可変共振回路に対して高周波信号を入出力する。 - 特許庁

To provide an input/output device transmitting/receiving analog data in parallel to digital data transmission, having high reliability to the respective data transmissions, and facilitating the miniaturization and light-weighting.例文帳に追加

ディジタルデータ通信と並行しアナログデータを送受信でき、それに加え、それぞれのデータ通信に対し高い信頼性を持ち、かつ小型軽量化の容易な入出力装置を提供する。 - 特許庁

The transmission line which functions as a distribution constant circuit in a high frequency band of microwave or millimeter wave is constituted by connecting at least two line patterns in parallel between input/output terminals.例文帳に追加

マイクロ波やミリ波の高周波帯において分布定数回路として機能する伝送線路を、入出力端子間に少なくとも２本の線路パターンを並列に接続した構成とする。 - 特許庁

These parallel high and lower speed circuits are user selectable, and accordingly the input output structure is optimized between speed and functionality depending on the requirements of the application.例文帳に追加

これらの並列の高速回路および低速回路はユーザによって選択可能であり、したがって、アプリケーションの要件によって、入出力構造は速度と機能の間で最適化される。 - 特許庁