「parallel processing processor」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a semiconductor substrate processing apparatus which achieve an efficient working regulation without the occurrence of any deadlock in a single wafer processor for processing substrates in parallel.例文帳に追加

並列的に基板の処理を行う枚葉装置において、デッドロックを発生させることなく、効率的な運用規制を実現する半導体基板処理装置を提供する。 - 特許庁

A parallel processing management device 3 divides the storage speed of each job notified from a processing result transfer device 5 by the number of processors, and obtains a storage speed per processor.例文帳に追加

並列処理管理装置３は、処理結果転送装置５から通知された各ジョブの記憶速度を処理装置数で除し、それぞれ１処理装置当たりの記憶速度を得る。 - 特許庁

To provide an information processor that efficiently performs resource management including exclusive reservation management while performing parallel processing; a method of processing information; a recording medium; and a program.例文帳に追加

並列処理を行いながら効率的に排他予約管理を含むリソース管理を実行する情報処理装置、情報処理方法、記録媒体、およびプログラムを提供する。 - 特許庁

To provide a multiclock parallel processor for reducing the processing time and power consumption by operating respective reconfigurable integrated circuits at the optimum clock frequency corresponding to writable or rewritable circuit configuration information.例文帳に追加

回路構成に対応する最適なクロック周波数を各再構成可能集積回路に供給することができない。 - 特許庁

To provide an image processor, a printing system, and a program for executing parallel processing of RIP without analyzing the PDL analysis of a job.例文帳に追加

ジョブのＰＤＬ解析をしなくとも、ＲＩＰの並列処理を実行できる画像処理装置、印刷システム、およびプログラムを提供する。 - 特許庁

To provide a parallel processing type processor whose arithmetic precision is easily changed without significantly increasing of circuit size and hard-wiring resources.例文帳に追加

回路規模や配線資源を大幅に増加することなく、演算精度を容易に変更することのできる並列処理型プロセッサを得る。 - 特許庁

To provide a parallel information processor capable of parallelly processing information between data groups at a high speed with a simple circuit configuration.例文帳に追加

簡単な回路構成でデータ群間の情報処理を並列して高速処理が可能な並列情報処理装置を提供する。 - 特許庁

To disclose a processor including a plurality of data path components 2, 4, 6, 8 executing different data processing operations independently in parallel.例文帳に追加

異なるデータ処理オペレーションを独立して並列に実行する複数のデータ経路構成要素２、４、６、８を含むプロセッサを開示する。 - 特許庁

To provide a high-speed processor system which is capable of parallel distributed processing while maintaining a conventional programming style.例文帳に追加

本発明は、従来のプログラミングスタイルを維持したまま、並列分散処理が可能な高速プロセッサシステムを提供することを目的とする。 - 特許庁

To conduct the inclusion/exclusion inspection processing of a processor range at a high speed in a compiler compiling a program specifying the used processor range in each processing range executed and paralleled by a parallel computer.例文帳に追加

並列コンピュータで実行され且つ並列化させる処理範囲毎に使用するプロセッサの範囲が規定されるプログラムをコンパイルするコンパイラにおいて、プロセッサの範囲の包含・排他の検査処理を高速化すること。 - 特許庁

To provide a processor and a compiling device capable of reducing the number of executing cycles in the case of executing parallel processing in the processor executing plural instructions in one cycle.例文帳に追加

複数の命令を１のサイクルにおいて実行するプロセッサにおいて、並列処理を行う場合に、実行サイクル数を削減することができるプロセッサ及びコンパイル装置を提供する。 - 特許庁

In the data processor 1, a basic processor 10 provided with fetch and decode functions is combined with a parallel data processing unit 20 controlled by a horizontal microcode 21.例文帳に追加

フェッチおよびデコード機能を備えた基本プロセッサ１０と、水平型マイクロコード２１により制御される並列データ処理ユニット２０との組み合わせたデータ処理装置１を提供する。 - 特許庁

To provide a multiprocessor system for enabling parallel processing in consideration of fixing or non-fixing of a unit processor of a task while using resources of a program such as an OS of a conventional function-distributed processor.例文帳に追加

従来の機能分散型プロセッサのＯＳ等プログラムの資産を流用しながらタスクの単位プロセッサの固定、非固定をも考慮した並列処理が可能なマルチプロセッサシステムを提供する。 - 特許庁

To provide a data processor which attains equalization of load of parallel distributed processing and equalization of processing time and makes it possible to minimize capacity of buffer memory for absorbing difference of processing time.例文帳に追加

並列分散処理の負荷の均等化及び処理時間の均等化を図り、処理時間の違いを吸収するためのバッファメモリの量を最小にすることを可能としたデータ処理装置を提供する。 - 特許庁

To provide an information processor, an information processing method, an information processing program and a recording medium capable of performing parallel processing at high speed and efficiently storing processed data.例文帳に追加

並行処理を高速に行うことができ、処理済データを効率的に格納できる情報処理装置、情報処理方法、情報処理プログラム及び記録媒体を提供することを目的とする。 - 特許庁

A system, a method, and a processor-executable command for off-loading encryption and/or decryption processing to a system having a parallel processing structure capable of including a graphic processing unit are disclosed.例文帳に追加

グラフィック処理ユニットを含むことができる並行処理構造を有するシステムに暗号化及び／又は復号化処理をオフロードするためのシステム、方法、及びプロセッサ実行可能命令が開示される。 - 特許庁

To provide a security management system that ensures individual security of each processor on a parallel processing system capable of operating a single-processor-oriented OS and an existing application on a multiprocessor without modifications to them to realize parallel processing in the application by the multiprocessor.例文帳に追加

マルチプロセッサ上でシングルプロセッサ向けＯＳと既存のアプリケーションをそれらに改造を加えることなく動作させ、アプリケーションに対してマルチプロセッサによる並列処理を実現できるようにした並列処理システム上で、各プロセッサ毎に個別にセキュリティを確保するセキュリティ管理システムを提供する。 - 特許庁

The image processing apparatus comprises: an SIMD type processor 506 for processing image data in parallel; an image data control section 203 for controlling the SIMD type image data processing section 500; and sequential image data processing means 507 for sequentially processing only image data outputted from the SIMD type processor 506 regardless of the image data control section 203.例文帳に追加

画像データを並列的に処理するＳＩＭＤ型プロセッサー５０６と、ＳＩＭＤ型画像データ処理部５００を制御する画像データ制御部２０３と、画像データ制御部２０３とは無関係にＳＩＭＤ型プロセッサー５０６から出力された画像データのみを逐次処理する画像データ逐次処理手段５０７と、を設ける。 - 特許庁

A tracking complementing device 3 performs parallel processing with the image processor 2 and predicts the vehicle position at the time (t) from the vehicle position at the time t-1.例文帳に追加

追跡補完装置３は画像処理装置２と並行処理し、時刻ｔ−１の車両位置から、時刻ｔの車両位置を予測する。 - 特許庁

To quickly perform image processing using a processor capable of executing in parallel instructions included in each of a plurality of threads.例文帳に追加

複数のスレッドのそれぞれに含まれる命令を並列に実行可能なプロセッサを用いた画像処理を高速に実行することを可能とする。 - 特許庁

To provide a block matching image processor capable of realizing parallel processing by small circuit scale and performing block matching at high speed.例文帳に追加

小さな回路規模で並列処理を実現でき、ブロックマッチングを高速に行なうことが可能なブロックマッチング画像処理装置を提供すること。 - 特許庁

The identical processing communication information useful in pipelined multiprocessing or parallel multiprocessing is stored in each processor communication register (PCR).例文帳に追加

各プロセッサ通信レジスタ（ＰＣＲ）に、パイプライン化されたマルチプロセッシングまたは並列マルチプロセッシングに有用な同一のプロセッサ通信情報がストアされる。 - 特許庁

To provide a data processor and its method capable of minimizing a delay up to the output of initial data in the case of dividing one data processing contents and processing the divided data processing contents in parallel by a plurality of data processing parts.例文帳に追加

１つのデータ処理内容を複数のデータ処理部で分割して並行処理する際に、最初のデータが出力されるまでの遅延を最小限に抑えることを可能とするデータ処理装置及びその方法を提供する。 - 特許庁

The software abnormality detection system 30 is provided with a processor engine group 31 in which a plurality of processor engines for software processing are mutually connected in parallel, and an interface 32 for inputting added individual abnormality detection data (bn) generated by processing input data (a) to the processor engine group 31 by the processor engine group 31 and then storing the inputted data (bn).例文帳に追加

ソフトウェアの異常検出システム３０は、ソフトウェア処理する複数のプロセッサエンジンを並列接続したプロセッサエンジン群３１と、このプロセッサエンジン群３１への入力データａが、プロセッサエンジン群３１にて処理して生成された加算個別異常検出データｂｎを入力してデータ保存するインターフェース３２とを具備する。 - 特許庁

To solve the problem that when specific processing is assigned to a specific processor core by a CPU in which a plurality of processor cores concurrently execute a plurality of pieces of application software (AP) in parallel, a fault occurrence processor core is not able to perform the quick operation of the next AP.例文帳に追加

複数のプロセッサコアが、多数アプリケーションソフトウェア（以下ＡＰと称す）を同時並列実行するＣＰＵで、特定プロセッサコアに特定処理を割り当てる場合、障害発生プロセッサコアで、次のＡＰの迅速動作が出来ない。 - 特許庁

A graphics processor includes plural processor cores for performing processing on each of plural pixel data items in parallel, a register shared by the plural processor cores, a register control unit for controlling the register, and a pixel holding memory for holding the pixel data.例文帳に追加

グラフィックスプロセッサは、複数の画素データそれぞれの処理を並列して行う複数のプロセッサコアと、複数のプロセッサコアにより共有されるレジスタと、レジスタを制御するレジスタ制御部と、画素データを保持する画素保持メモリとを備える。 - 特許庁

To handle many types of parallel processing including a hetero processor environment even if load balance is not ensured, and quantitatively relate parallel efficiency to a load balance contribution ratio and a virtual parallelism ratio that are each a parallel performance evaluation index and to a parallel performance inhibiting factor.例文帳に追加

ロードバランスが保たれていない場合にも、ヘテロなプロセッサ環境を含め多数の並列処理に適用でき、並列効率と並列性能評価指標であるロードバランス寄与率及び仮想並列化率、並びに並列性能阻害要因間の定量的関係付けを行う。 - 特許庁

To provide a means to perform encoding/decoding processing of a high-definition video without needing a high-speed arithmetic processor by subjecting one frame to parallel processing without degrading encoding efficiency.例文帳に追加

符号化効率を落とさずに、１フレームを並列処理することにより、高速演算処理装置を要さずとも高精細映像の符号化・復号処理を行う手段を提供する。 - 特許庁

To provide a video data processor and a video data processing method, capable of effectively making use of hardware resources when performing processing on video data etc. in a parallel manner.例文帳に追加

映像データ等に対する処理を並列して実行する際に、ハードウェアリソースを有効に活用することが可能な映像データ処理装置及び映像データ処理方法を提供する。 - 特許庁

A single instruction multiple data(SIMD) type processor means 310 has plural data processing parts 101-108 to be commonly controlled by a control part 200 and performs parallel processing to plural kinds of various data.例文帳に追加

ＳＩＭＤ型のプロセッサ手段（３１０）は、制御部（２００）によ共通に制御されるデータ処理部（１０１〜１０８）を複数持ち、異なる複数データに対する並列処理を行う。 - 特許庁

A parallel computing device includes a plurality of arithmetic processors (PE) 2 for performing arithmetic processing in parallel; and an instruction execution control processor (PE-I) 3 for supplying a control instruction to each of the PE 2.例文帳に追加

並列計算装置は、並列して演算処理を行う複数の演算プロセッサー（ＰＥ）２と、ＰＥ２のそれぞれに制御命令を供給する命令実行制御プロセッサー（ＰＥ−Ｉ）３とを備える。 - 特許庁

To provide a data processor for processing divided messages in parallel, which reduces processing branch conditional expression, and reduces an increase in block due to addition of padding data in final block processing.例文帳に追加

メッセージを分割して並列処理するデータ処理装置において、処理分岐条件式を減少し、最終ブロック処理の際のパディングデータ付与に起因するブロック増加数を減少できるデータ処理装置を提供する。 - 特許庁

A parallel processing processor system 203 includes a plurality of processor elements (PE1 to PE3) each of which has a DSP 301, an instruction cache 302, and a local memory 303 for image, and a shared memory 304.例文帳に追加

並列処理プロセッサシステム２０３は、それぞれＤＳＰ３０１、命令キャッシュ３０２、画像用ローカルメモリ３０３を含む複数のプロセッサエレメント（ＰＥ１〜ＰＥ３）と、共有メモリ３０４とを備える。 - 特許庁

To provide a parallel operation processor suitable for the reduction of a production cost, including the reduction of the number of processing steps and the simplification of a program.例文帳に追加

処理ステップ数の低減およびプログラムの簡素化を図るとともに製造コストを低減するのに好適な並列演算処理装置を提供する。 - 特許庁

To provide a simulation method suitable for development of software applied to a multi-core processor or a multiprocessor or a multi-master slave, which performs parallel processing.例文帳に追加

並列処理を行うマルチコアプロセッサまたはマルチプロセッサまたはマルチマスタスレーブに適用するソフトウェア開発に適したシミュレーション方法を提供する。 - 特許庁

To each processor core, the particle whose behavior is to be calculated is assigned to the second calculation part by the parallel distributed processing algorithm.例文帳に追加

個々のプロセッサコアは、並列分散処理アルゴリズムにより、第２計算部の計算対象として、挙動を計算する対象である粒子が割り当てられる。 - 特許庁

To provide a parallel processing communication system capable of improving the use efficiency as the whole processor while suppressing the communication quantity for redistribution.例文帳に追加

再配分に対する通信量を抑えた上で、処理装置全体として利用効率を向上することができる並列処理通信システムを得る。 - 特許庁

The information processing program is for controlling the information processor capable of executing at least first and second programs in parallel.例文帳に追加

本発明は、少なくとも第１および第２プログラムを並列に実行することが可能な情報処理装置を制御するための情報処理プログラムである。 - 特許庁

To provide a media processor and a media processing method, capable of optimally distributing a resource when performing a plurality of media processes in parallel.例文帳に追加

複数のメディア処理を並行して行なう場合に、リソースを最適に配分することができるメディア処理装置及びメディア処理方法を提供する。 - 特許庁

A secure IP sub-system includes each module for authentication processing, key generating processing, and shared key encryption processing and a sub-processor for controlling the sub-system therein, and seamlessly carries out the authentication between an external agent and itself in parallel with the shared key encryption processing.例文帳に追加

セキュアＩＰサブシステム内に認証処理、鍵生成、共通鍵暗号処理の各モジュールとサブシステムを制御するサブプロセッサを備え、外部エージェントとセキュアＩＰサブシステム間の認証、鍵更新をシームレスに共通鍵暗号処理と並行して行なう。 - 特許庁

The DMA processor 2 transfers one block among several divisions of image data to be subjected to image processing from the main memory 6 to the local memory 3 or 4 and transfers image data after image processing in the local memory to the main memory 6 in parallel simultaneously to image processing of the processor 1.例文帳に追加

DMAプロセッサ２は、プロセッサ１の画像処理と時間的に並列に、メインメモリ６から画像処理対象となる画像データを幾つかに分割したうちのひとかたまりをローカルメモリ３又は４に転送し、ローカルメモリ上の画像処理済みの画像データをメインメモリ６に転送する。 - 特許庁

When a job J10 of the processor 1001 requests data processing to the system program, all the processors are interrupted, a processors under executing the job (J30 in the figure) of priority lower than J10 and idle processors (1003-1005 in the figure) parallel process the data processing functions designated by the data processing request and the processor 1001 similarly executes this data processing function as well.例文帳に追加

プロセッサ1001のジョブ(Ｊ)10がシステムプログラムにデータ処理要求をすると、全プロセッサに割込みをかけ、Ｊ10より低い優先度のジョブ(図ではＪ30)を実行しているプロセッサ及び遊休プロセッサ(図では1003〜1005)はデータ処理要求の指定するデータ処理機能を並列処理し、プロセッサ1001も同様に該データ処理機能を実行する。 - 特許庁

To shorten the wait time of a microprocessor and to improve throughput concerning an information processor which can perform parallel processing by employing a microprocessor typically exemplified by a CPU and a dedicated processor typically exemplified by a floating-point processing unit (FPU).例文帳に追加

ＣＰＵを代表例とするマイクロプロセッサとＦＰＵ（浮動小数点演算処理装置）を代表例とする専用プロセッサとの並行処理を可能とした情報処理装置において、マイクロプロセッサの待ち時間を短縮し処理能力を向上する。 - 特許庁

To provide an image processor equipped with a multi-core CPU to efficiently operate a plurality of PDL (Page Description Language) analysis modules in parallel, and an image processing method, an image processing program and a recording medium.例文帳に追加

本発明は、マルチコアＣＰＵを搭載して複数のＰＤＬ解析モジュールを効率的に並列動作させる画像処理装置、画像処理方法、画像処理プログラム及び記録媒体に関する。 - 特許庁

A local controller 300 accessible commonly from sub-processor units 20 and 30 is set, and the local controller 300 includes a flag register 310 storing status information of individual processing in the parallel processing.例文帳に追加

サブプロセッサユニット２０，３０から共通にアクセス可能なローカルコントローラ３００を設置し、ローカルコントローラ３００に、並列処理における個々の処理のステータス情報を記憶するフラグレジスタ３１０を備える。 - 特許庁