「parallel processing processor」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The image processor is arranged such that compressed image data are subjected to monochromatic image processing by a parallel image processing means when they are monochromatic data, and subjected to color image processing by the parallel image processing means when they are color data, and a storage means does not store the compressed data only when encryption is performed by an encryption determination means.例文帳に追加

圧縮した画像データは出力がモノクロであった場合には、平行画像処理手段のモノクロ画像処理によって処理し、前記圧縮した画像データは出力がカラーであった場合には、前記平行画像処理手段のカラー画像処理によって処理し、保存手段では、暗号化決定手段において暗号化を行う場合のみ圧縮したデータは保存しない画像処理装置の構成とする。 - 特許庁

To provide an interprocessor communication system providing data transfer between processors by an application without modifying the application on a parallel processing system using an OS for a single processor running the OS and an existing application for a single processor on a multiprocessor without modifying them, and capable of realizing parallel processing by the multiprocessor with respect to the existing application.例文帳に追加

マルチプロセッサ上でシングルプロセッサ向けＯＳと既存のアプリケーションをそれらに改造を加えることなく動作させ、その既存のアプリケーションに対してマルチプロセッサによる並列処理を実現できるようにしたシングルプロセッサ向けＯＳによる並列処理システム上で、アプリケーションに改造を加えることなく、当該アプリケーションによるプロセッサ間におけるデータ転送を可能にするプロセッサ間通信システムを提供する。 - 特許庁

To provide a frame signal processing method and a frame signal processor which enable an idle column to be formed in an inter-frame gap where the idle column is absent without changing the frequency of clock signals in the case of increasing the parallel number of parallel signals.例文帳に追加

本発明は並列信号のパラレル数を増やした場合にクロック信号の周波数を変更することなくアイドルカラムの存在しないインターフレームギャップにアイドルカラムを形成することが可能なフレーム信号処理方法及びフレーム信号処理装置を提供することを目的とする。 - 特許庁

A global processor 10 executes, at prescribed timing, parallel addition processing of controlling an ALU (Arithmetic Logic Unit) 14 so that the count value C12 is accumulated to a count value C15 stored in the corresponding counter register 15, and the global processor 10 performs such control as to reset the count value C12 stored in each micro-counter 12.例文帳に追加

グローバルプロセッサ１０は、所定のタイミングで、カウント値Ｃ１２を、対応するカウンタレジスタ１５に格納されたカウント値Ｃ１５に累積加算するようにＡＬＵ１４を制御する並列加算処理を実行し、各マイクロカウンタ１２に格納されたカウント値Ｃ１２をリセットするように制御する。 - 特許庁

A parallel processing processor 11 executing parallelly operation processing for secretly distributed processing and secret restoration processing and communication protocol processing configures a device for distributed authentication and this small-sized and convenient device can carry out fast distributed authentication processing by executing parallelly a matrix (simultaneous polynomial) operation in the secretly distributed processing and the secret restoration processing and communication protocol processing with each member without using a dedicated hardware.例文帳に追加

秘密分散処理および秘密復元処理のための演算処理と、通信プロトコル処理とを並列に実行する並列処理プロセッサ１１により分散認証のための装置を構成し、秘密分散処理および秘密復元処理における行列（連立多項式）演算と、各メンバとの間の通信プロトコル処理とを並列的に実行するようにすることにより、専用のハードウェアを使用することなく、小型かつ簡便な装置でソフトウェアによる高速な分散認証処理を実行することができるようにする。 - 特許庁

The information processing apparatus which can process multiple tasks in parallel with one unit processor, wherein processing time limits are respectively set for at least some of the multiple tasks, includes a hardware means for management of multiple processing time limits corresponding to those multiple tasks with processing time limits respectively set therefor among the multiple tasks.例文帳に追加

一単位のプロセッサによって複数のタスクを並行して処理可能な情報処理装置であって、前記複数のタスクの少なくとも一部には処理期限が設定され、前記複数のタスクのうち処理期限が設定された複数のタスクに対応した、複数の処理期限管理用ハードウエア手段を備えることを特徴とする、情報処理装置。 - 特許庁

The image processing system includes a plurality of image processors 102A and 102B for ripping and layout processing of image data and an image controller 101 for distributing each ripping of the image data for every object unit and each layout processing of the ripped page to each image processor for parallel processing based on the variable print printing job.例文帳に追加

画像データのリッピング処理およびレイアウト処理を行なう複数の画像処理部１０２Ａ、１０２Ｂと、バリアブルプリントの印刷ジョブに基づき、画像データのオブジェクト単位の各リッピング処理およびリッピング処理が終了したページの各レイアウト処理を各画像処理部に分散して並列処理させる画像処理コントローラ１０１と、を有する。 - 特許庁

An image processor which performs image processing in parallel by using a plurality of processors is equipped with a control means for performing the image processing in parallel by assigning at least one of the plurality of processors to each of a plurality of partial areas when individual scanning lines constituting an image are each divided into the plurality of partial areas.例文帳に追加

複数のプロセッサを用いて並列に画像処理を行う画像処理装置であって、イメージを構成する少なくとも１つの走査ラインについて、個々の走査ラインを複数の部分領域に分割した場合の、前記部分領域のそれぞれに前記複数のプロセッサのうち少なくとも１つを割り当てて、並列に画像処理を行う制御手段を備える。 - 特許庁

An information processor is provided with a communication device 4 for performing parallel data communication with a host computer H, a volatile memory 7 installed for storing communication data, and a controller 3 for controlling communication processing of the communication device 4 and information processing for communication data to be stored in the volatility memory 7.例文帳に追加

ホストコンピュータＨとの間でパラレルデータ通信を行う通信器４と、通信データの格納用に設けられた揮発性メモリ７と、通信器４の通信処理、および揮発性メモリ７に格納される通信データの情報処理を制御する制御器３とを備える。 - 特許庁

To provide a sheet thickness measurement method and a sheet thickness measurement device capable of accurately measuring thickness of a sheet on a roll from a distance with combination of parallel laser beams, a television camera and an image processor by utilizing image processing technique to devise a data processing method.例文帳に追加

画像処理技術を利用して、データ処理方法を工夫することにより、平行レーザー光とテレビカメラと画像処理装置との組合せにより、離れた位置からロール上のシートの厚さを精度良く測定できるシートの厚み測定方法及びシートの厚み測定装置を提供する。 - 特許庁

To provide a vehicle control device for maintaining the synchronicity of a plurality of data when exchanging the data between respective operation parts without spoiling the advantage of a multi-core processor in which each operating part performs parallel processing of a program for improving processing efficiency.例文帳に追加

プログラムを各演算部で並列処理することにより処理効率を向上するマルチコアプロセッサの利点を損なうことなく、各演算部間で複数のデータのやり取りを実行する際に、複数のデータの同時性を維持することができる車両制御装置を提供する。 - 特許庁

The system is constituted so that data transfer processing to a local memory and processing inside of a processor core can be executed in parallel by installing a local memory control part outside the core part so as to control the data transfer to the local memory connected to the core part via a local data bus.例文帳に追加

本発明では、プロセッサコア部にローカルデータバスを介して接続されたローカルメモリへのデータ転送を制御するためのローカルメモリ制御部をプロセッサコア部の外部に設けて、ローカルメモリへのデータ転送処理とプロセッサコア部内での処理とを並列して行えるように構成した。 - 特許庁

To enable a composite picture processor to substantially shorten the processing time required for preparing printing data by executing the preparation of the printing data in parallel on a printer side based on transferred picture data without waiting for the end of picture reading work on a scanner side.例文帳に追加

スキャナ側による画像読み取り終了を待つことなく、転送される画像データに基づいてプリンタ側でプリントデータの生成を並列処理でき、プリントデータ生成に要する処理時間を実質的に短縮することである。 - 特許庁

To apply simple improvement to a circuit structure for providing a multiprocessor system capable of quickly transferring dependence data without any reduction in processor processing efficiency when data dependency exists between threads processed in parallel.例文帳に追加

簡単な回路構造の工夫によって、並列処理されるスレッド間にデータ依存がある場合であっても、プロセッサの処理効率を低下させることなく、依存データの受け渡しを高速に行うことができるマルチプロセッサシステムを提供する。 - 特許庁

To realize improvement of image processing capability using parallel image processing processors for an image processor of an inspecting apparatus by improving transmission throughput from a sensor etc., being an input means for image data to the image processing processors by solving problems of skew management between bus lines and electrical mutual interference between bus signal lines, etc.例文帳に追加

検査装置における画像処理装置において、並列画像処理プロセッサを用いて画像処理能力の向上を画像データの入力手段であるセンサ等から画像処理プロセッサまでの伝送スループットの向上をバス線間のスキュー管理や、バス信号線間の電気的な相互干渉等を解決して実現することを目的とする。 - 特許庁

A selector 504 sets the combination of the group of memories 505 and the memory control units 501-504, and image data subjected to parallel/serial conversion by the memory control units 501-504 are subjected to various image processing according to modes by an image editing processor 506.例文帳に追加

セレクタ５０４はメモリ群５０５とメモリコントロール部５０１〜５０４の組み合わせを設定し、メモリコントロール部５０１〜５０４でパラレル／シリアル変換された画像データは画像編集処理部５０６でモードに従って各種画像処理が実施される。 - 特許庁

To provide an image processor in which a plurality of divided image data being subjected to identical image processing can be processed in parallel, and reduction in cost and power consumption can be attained by suppressing increase in circuit scale.例文帳に追加

同一の画像処理を行う複数の分割された画像データの処理を並行して行うことを可能とするとともに、回路規模の増加を抑えることで、コストアップ及び低消費電力化を達成可能な画像処理装置を提供する。 - 特許庁

The processor divides each group into a plurality of smaller segments, extracts a voice feature from the segment and uses a common component Gaussian mixed model (CCGMM) to model the segment, thereby processing the plurality of scheduled groups in parallel.例文帳に追加

プロセッサは、各グループを複数のより小さいセグメントに分割して、セグメントから音声特徴を抽出して、共通成分ガウス混合モデル（ＣＣＧＭＭ）を用いてセグメントをモデル化することによって、スケジューリングされた複数のグループを並列に処理する。 - 特許庁

The color image processor when it receives the image of an original in color printed paper, applies local adaptive edge-retaining smoothing processing to a digital color original image for smoothing a structure of dot and fine parallel line pattern or the like, while retaining the edges of character and photograph of the image or the like.例文帳に追加

紙面にカラー印刷された原稿の画像を入力してデジタルカラー原画像に対して局所適応的エッジ保持平滑化処理を行い、画像の文字や写真等のエッジを保持しながら網点や万線パターン等の構造を平滑化する。 - 特許庁

To provide a parallel processing method which can perform efficient matrix element calculation irrelevantly to the communication performance between a host computer and a processor element by sending at least some of matrix elements corresponding to indexes included in a block to a host computer.例文帳に追加

安価な通信手段と、小容量のメモリを有する多数のプロセッサエレメントとを用いた並列計算によっても、ホスト計算機とプロセッサエレメントとの間の通信性能に律速されることなく、効率的に分子軌道計算を行える。 - 特許庁

In a data processor 1, a transmission data detecting part 10 detects the position where transmission object data in parallel data exists when STM-64 serial data is converted into parallel data by 16 byte and inputted to the transmission data detecting part 10 and a transmission data extracting part 20 converts transmission data based on the detected position and, then, moves processing data forward in each parallel data block.例文帳に追加

データ処理装置１は、ＳＴＭ−６４のシリアルデータが１６バイト毎のパラレルデータに変換されて透過データ検出部１０に入力されると、透過データ検出部１０が、パラレルデータ中の透過処理の対象となる透過データが存在する位置を検出し、透過データ抜き取り部２０が、検出された位置に基づいて透過データを変換した後に各パラレルデータブロック内で処理データの前詰めを行う。 - 特許庁

A processor system comprises a plurality of arithmetic units 27 capable of parallel arithmetic processing, memories for storing data used in the arithmetic processing by the plurality of arithmetic units 27, a DMA control circuit 3 for starting the plurality of DMACs 31, and interface parts 4 to 6 for various peripheral circuits.例文帳に追加

プロセッサシステムは、それぞれが並列して演算処理を行うことが可能な複数の演算ユニット２７と、複数の演算ユニット２７が演算処理に使用するデータを格納するメモリと、図１では不図示の複数のDMAC３１の起動制御を行うDMA制御回路３と、各種周辺回路のインターフェース部４，５，６とを備えている。 - 特許庁

This image generating device is constituted including two vector processing processors(VPU) 20 and 21 which generate plotting element lists by performing the geometry processes for representing images in parallel, a plotting processing processor(GS) 31 which performs a plotting process according to the plotting element lists, and an arbitrator(GIF) 30.例文帳に追加

それぞれ画像を表現するためのジオメトリ処理を並列的に行うことで描画要素リストを生成する二つのベクトル処理プロセッサ（ＶＰＵ）２０，２１と、描画要素リストに基づいて描画処理を行う描画処理プロセッサ（ＧＳ）３１と、調停器（ＧＩＦ）３０とを含んで画像生成装置を構成する。 - 特許庁

To provide an image processor capable of acquiring an image having a matched optical axis, that is, rotation and parallel translation components are corrected with image processing based on an change amount of an angle of field of the camera obtained by an angular velocity sensor etc., without a mechanism for controlling an optical axis of a camera; and to provide an image processing method.例文帳に追加

カメラの光軸を制御する機構を持つことなく，角速度センサなどで得られるカメラの画角の変化量を元に，画像処理によって光軸が一致した，即ち回転および平行移動成分が補正された画像を得ることができる画像処理装置および画像処理方法を提供する． - 特許庁

When all pixels of one line are determined to have the other value, a second processor executes main labeling processing for replacing the temporary label number given to each pixel in a connection area composed of connected pixels having the one value to a main label number different for each connection area in parallel with the temporary labeling processing.例文帳に追加

第２のプロセッサは、１ライン全ての画素が他方の値であると判断されたとき、仮ラベル付処理と並行して、一方の値の画素が連結してなる連結領域の各画素に付与された仮ラベル番号を、連結領域毎に異なる本ラベル番号に置き換える本ラベル付処理を実行する。 - 特許庁

To solve a problem that a part which can receive an effect of parallelization is restricted and speedup due to the parallelization of a sequential processing program is not sufficiently contrived since a program part in which variable dependent relation is recognized is regarded as out of parallelized object in an original program when the sequential processing program is automatically converted into the one for parallel processor.例文帳に追加

逐次処理プログラムを並列プロセッサ用に自動的に変換する場合、元のプログラムの中で、変数の依存関係が認められるプログラム部分については、並列化対象外とされるため、並列化の効果を受けられる部分が限定され、逐次処理用プログラムの並列化による高速化が十分図れない。 - 特許庁

A parallel array architecture for a graphics processor includes: a multithreaded core array including a plurality of processing clusters, each processing cluster including at least one processing core for executing a pixel shader program that generates pixel data from coverage data; a rasterizer for generating coverage data for each of a plurality of pixels; and pixel distribution logic for distributing the coverage data from the rasterizer to one of the processing clusters in the multithreaded core array.例文帳に追加

グラフィックスプロセッサの並列アレイアーキテクチャは、複数の処理クラスタを含み、各処理クラスタがカバレッジデータから画素データを生成するピクセルシェーダープログラムを実行する少なくとも１個の処理コアを含む、マルチスレッド型コアアレイと、複数の画素のうちの１画素毎にカバレッジデータを生成するラスタライザと、ラスタライザからマルチスレッド型コアアレイ中の処理クラスタのうちの１つにカバレッジデータを配信する画素分配ロジックとを含む。 - 特許庁

By forming a plurality of kinds of computing elements 115 and 116 in which the bit number of the operation is different from each other for each of the plurality of processor elements 104, a series of processing data externally input with various bit numbers are divided into the majority bit and the minority bit, and processed parallel for every processor element 104 by the computing elements 115 and 116.例文帳に追加

複数のプロセッサエレメント１０４ごとに演算処理のビット数が相互に相違する複数種類の演算器１１５，１１６を形成することにより、各種のビット数で外部入力される一連の処理データを多数ビットと少数ビットとに配分してプロセッサエレメント１０４ごとに演算器１１５，１１６で並列処理する。 - 特許庁

To provide a video signal processor and a video signal processing method capable of easily displaying a video image by extending or compressing it in the short axis direction in a short axis deflection system for forming a scanning line in parallel with the short axis direction of a screen.例文帳に追加

画面の短軸方向に平行な走査線を形成する短軸偏向方式において短軸方向に映像を容易に伸張および圧縮して表示することができる映像信号処理装置および映像信号処理方法を提供することである。 - 特許庁

To considerably shorten the print processing time of a series of pages without being interrupted by print requests from other printers by making a data processor side generate PDL data which a printer can decode, distributedly in parallel on the basis of a print instruction per page from an application.例文帳に追加

アプリケーションからページ単位の印刷命令を印刷装置が解読可能なＰＤＬデータを他のデータ処理装置側で分散して並列的に作成させて、他の印刷装置から印刷要求が割り込まれることなく、一連のページの印刷処理時間を大幅に短縮することである。 - 特許庁

A data setting instruction from a master processor or the change of a status in a system is defined as a start point, and a processing sequencer makes a plurality of pieces of DMA process data setting in parallel based on preliminarily set data setting information including the execution sequence information between a plurality of pieces of data setting.例文帳に追加

マスタプロセッサからのデータ設定指令あるいはシステム内のステータスの変化を起点として、予め設定された複数のデータ設定間の実行順序情報を含むデータ設定設定情報をもとに、処理シーケンサが複数ＤＭＡにデータ設定を並列処理させる。 - 特許庁

To speed up processing while keeping the consistency of data stored in a shared memory and a cache in a shared memory distribution type parallel computer having plural nodes each of which is provided with a processor, a part of the shared memory, a memory controller, and a cache and connecting respective nodes by inter-connection net routers corresponding to respective nodes.例文帳に追加

プロセッサと、共有メモリの一部と、メモリコントローラと、キャッシュとを有するノードを複数有し、各ノードは、各ノードに対応する相互結合網ルータにより結合された分散共有メモリ型並列計算機において、共有メモリとキャッシュのデータの一貫性を保ちつつ高速化を実現する。 - 特許庁

An information input part 105 inputs the number 106 of the processors to be used in parallel processing, the number 107 of the random numbers to be generated by one processor, the number 108 of the kinds of the phase of the random number to be generated and phase kinds information 109 for the respective processors to a random number generation part 101.例文帳に追加

情報入力部１０５は、乱数生成処理部１０１に、並列処理で使用されるプロセッサ台数１０６、１プロセッサが生成する乱数の個数１０７、生成する乱数の位相の種別数１０８、プロセッサ別位相種別情報１０９を入力する。 - 特許庁

A display data processor 36 of the data mining system plots out classified results for each analytical item, which are derived by a clustering processing unit 30, on each analytical item graph axis that is parallel coordinates with a broken line and displays concurrently the broken line for a correlation between the classified results and partitioning numbers.例文帳に追加

表示処理部３６は、クラスタリング処理部３０による複数の分析項目毎の分類結果を各分析項目の軸にプロットして折れ線とした平行座標グラフに、各分割軸を並べて分割数と分類結果のつながりを同時に折れ線で表示する。 - 特許庁

A computer of a picture processor 10 uses a printer driver 3 to perform the processing for generation of image data based on a plotting request from an application 1 and the processing for conversion of the plotting request to a graphic command in parallel and transmits one having a smaller transmission data volume of image data and the graphic command obtained by respective processings to a printer 20 as print data.例文帳に追加

画像処理装置１０のコンピュータは、プリンタドライバ３を用い、アプリケーション１からの描画要求に基づいてイメージデータを作成する処理とその描画要求をグラフィックコマンドに変換する処理とを並行して行ない、それらの処理によってそれぞれ得られたイメージデータとグラフィックコマンドのうち、送信データ量の少ない方を印刷データとしてプリンタ２０に送信する。 - 特許庁

In an image processing method, image data developed in a memory are divided longways, each piece of the divided image data is performed with JPEG (Joint Photographic Experts Group) compression processing in parallel; a prescribed amount of code data are asynchronously written every time a prescribed amount of the compression data are stored; and information allowing identification of writing of own processor is recorded in the memory.例文帳に追加

この発明の実施の一形態である画像処理方法は、メモリに展開された画像データを縦方向に分割し、それぞれを別のプロセッサで並列にＪＰＥＧ圧縮処理し、一定量の圧縮データが貯まる度に、非同期に一定量の符号データを書込み、また、メモリ上に自プロセッサが書き込んだことを識別可能な情報を記録することを特徴とする。 - 特許庁

The information processor of this invention is provided with a 1st coding circuit 702 that applies error correction coding to input data, an interleaver 702 that rearranges the input data in a prescribed sequence, and a 2nd coding circuit 703 that applies error correction coding to an output of the interleaver 701 and the 1st coding circuit 702 applies parallel processing to a plurality of the error correction coding algorithms.例文帳に追加

入力データを誤り訂正符号化する第１の符号化回路７０２と、入力データを所定の順序に並べ替えるインタリーバ７０１と、インタリーバ７０１の出力を誤り訂正符号化する第２の符号化回路７０３とを具備し、複数の誤り訂正符号化アルゴリズムを第１の符号化回路７０２を用いて並列的に処理する。 - 特許庁

This processor is equipped with a script interpretating part 56 which obtains a script 300 reprsenting the execution order of image processes wherein simultaneous parallel execution is allowed in specific form and interprets the execution order that the script 30 shows and an image processing part 57 which performed the processes in the execution order interpreted by the scrip interpretation part 56.例文帳に追加

複数の画像処理の、同時並行な実行であることが許容された実行順序が所定形式で表されてなるスクリプト３００を取得して、そのスクリプト３００が表す実行順序を解釈するスクリプト解釈部５６と、それら複数の画像処理を、スクリプト解釈部５６によって解釈された実行順序で実行する画像処理部５７とを備えている。 - 特許庁

A memory management device of improved memory use efficiency suitable for real time parallel processing has an interface for every processor to prevent a load concentration, has an exclusive register separate from the interfaces to ensure page mapping in a fixed time, and gives the interfaces a function of requesting page mapping to the register to allocate and release a page without the intervention of a CPU 5.例文帳に追加

プロセッサ毎にインターフェースを設けて負荷の集中を防止し、インターフェースと別に専用の登録装置を設けて一定時間内のページマッピングを保証し、インターフェースには登録装置にページマッピングを要求する機能を与えてＣＰＵの介入なしにページの割当てと開放を行い、リアルタイムな並列処理に適したメモリ利用効率の良いメモリ管理装置を提供する。 - 特許庁

The video signal processor is provided with: a noise detection line 31 which is prepared in parallel to a video signal line 30 so as to detect noise competent to superimposed external noise when an analog video signal is transmitted through the video signal line 30; and an analog signal processing unit 32 which offsets the external noise superimposed on the analog video signal using the noise detected by the noise detection line 31.例文帳に追加

アナログ映像信号が映像信号ライン３０を介して伝送されるときに重畳される外来ノイズに相当するノイズを検出するように、その映像信号ライン３０に並行して配設されるノイズ検出ライン３１と、アナログ映像信号に重畳した外来ノイズをノイズ検出ライン３１により検出されたノイズを用いて相殺するアナログ信号処理部３２とを備える。 - 特許庁