「peripheral LSI」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The second LSI chip 120 is connected to the first LSI chip 110, having an external electrode 112 on a peripheral edge by the facedown bonding method.例文帳に追加

周縁部に外部電極１１２を有する第１のＬＳＩチップ１１０の上に、第２のＬＳＩチップ１２０がフェイスダウンボンディング方式により接合されている。 - 特許庁

To provide a signal processor for performing DV decode processing by a single clock so as to decrease the number of pins of an LSI and the number of components of peripheral circuits.例文帳に追加

本発明は、単一のクロックでＤＶデコード処理を行うことにより、LSIのピン数を削減し、周辺回路の部品点数を削減することを目的とする。 - 特許庁

To realize transmission and arbitration of serial data between a microcomputer and plural pieces of peripheral LSI with a single signal line.例文帳に追加

マイコンと複数の周辺ＬＳＩ間のシリアルデータ伝送及び調停を１本の信号線で実現する。 - 特許庁

Also, at the time of detecting the start code of another peripheral LSI during the transmission of the start code of the packet, respective periphery LSI 101-104 arbitrate the communication channels 106-110 by immediately interrupting the packet transmission.例文帳に追加

また、各周辺ＬＳＩはパケットのスタートコード送信中に他の周辺ＬＳＩのスタートコードを検出したら、直ちにパケット送出を中断する事で通信路を調停する。 - 特許庁

To improve the degree of integration of a memory LSI in which memory cells and the other peripheral circuits are composed of CMOS FETs (complementary metal oxide FETs).例文帳に追加

メモリセルとその他の周辺回路を共にＣＭＯＳＦＥＴで構成したメモリＬＳＩの集積度を向上させる。 - 特許庁

To easily execute the automatic generation of a logic circuit at the time of designing a logic circuit such as the PAD of an LSI and the peripheral circuit.例文帳に追加

ＬＳＩのＰＡＤおよびその周辺回路等の論理回路を設計するに際し、論理回路を容易に自動生成する。 - 特許庁

To provide an LSI for suppressing an increase in layout area caused by a word line keeper circuit added so as to reduce power consumption during stand-by by executing power supply separation between a memory cell array part and a peripheral circuit part.例文帳に追加

メモリセルアレイ部と周辺回路部との電源分離を実施して待機時の消費電力を削減するために付加するワード線キーパー回路によるレイアウト面積の増加を抑制することが可能なLSI を提供する。 - 特許庁

To provide plural kinds of peripheral component interconnect(PCI) bus I/F extension boards by loading one PCI bus conversion LSI on the extension board.例文帳に追加

１個のＰＣＩバス変換ＬＳＩを拡張ボードに搭載することにより複数種類のＰＣＩバスＩ／Ｆ拡張ボードを提供すること。 - 特許庁

In addition, an LSI for peripheral control capable of reducing the power consumption to the maximum extent while relieving a burden of an external processor, etc.例文帳に追加

また、外部のプロセッサ等の負担を軽減しながら、消費電力を最大限に低減することができる周辺制御用ＬＳＩを提供することができる。 - 特許庁

Further a LSI for peripheral control capable of minimizing the power consumption while reducing the load of an external processor or the like can be provided.例文帳に追加

また、外部のプロセッサ等の負担を軽減しながら、消費電力を最大限に低減することができる周辺制御用ＬＳＩを提供することができる。 - 特許庁

In addition, an LSI for peripheral control capable of reducing the power consumption as much as possible as relieving a burden of an external processor, etc.例文帳に追加

また、外部のプロセッサ等の負担を軽減しながら、消費電力を最大限に低減することができる周辺制御用ＬＳＩを提供することができる。 - 特許庁

To attain the lowering of the cost of a picture display device by realizing entire circuits in a peripheral device with a general LSI(large scale integrated circuit) having a low withstanding voltage equal to or lower than 5 V.例文帳に追加

周辺装置内の全ての回路を５Ｖ以下の低耐圧を有する一般のＬＳＩで実現することにより、画像表示装置の低コスト化を図る。 - 特許庁

Meanwhile, the peripheral LSI is made to start the operation shown by the read/write signal with the inversion of both the latch forward rotation signal and the latch backward rotation signal as a chance.例文帳に追加

一方、周辺ＬＳＩには、ラッチ正転信号とラッチ反転信号の両者が共に反転したことを契機として上記リード／ライト信号の示す動作を開始させる。 - 特許庁

To realize the reducing of the number of components, the miniaturizing of and the thinning of equipment by sharing a peripheral circuit including an LSI(large-scale integration) for driving liquid crystal with respect to a plurality of liquid crystal panels.例文帳に追加

複数の液晶パネルに対して液晶駆動用ＬＳＩを含む周辺回路を共用して、部品点数の削減および機器の小型化・薄型化を達成する。 - 特許庁

To provide a threshold adjustment circuit that sets a threshold which does not dependent on dispersion in characteristics of an LSI and peripheral elements, a temperature fluctuation and precision of resistors or the like, so as to prevent wrong discrimination of detection/restoration.例文帳に追加

ＬＳＩ及び周辺素子の特性のばらつき・温度変動・抵抗器の精度等に依存しない閾値を設定し、検出・復旧の誤判定を防ぐ。 - 特許庁

To efficiently achieve data transfer with a peripheral LSI even when any exclusive terminal for supporting asynchronous parallel communication is not installed in a microcomputer.例文帳に追加

非同期パラレル通信をサポートする専用端子がマイコンに設けられていない場合であっても、周辺ＬＳＩとのデータ授受を効率的に行うことを可能にする。 - 特許庁

Then, a display element and the pixel opening are formed in the poly Si layer in the display area, and an LCD peripheral circuit including a system LSI is formed in the high crystalline single crystal Si layer or the strained Si layer of the peripheral circuit area.例文帳に追加

その後、表示領域のポリＳｉ層に表示素子部と画素開口部を、周辺回路領域の高結晶性単結晶Ｓｉ層或いは歪Ｓｉ層にシステムＬＳＩを含むＬＣＤ周辺回路部を形成する。 - 特許庁

To provide a semiconductor memory suitable for constitution of the system LSI of a logic mixed DRAM or the like, capable of reducing the cell area and reducing the level difference from a peripheral circuit, without degrading the performance of a peripheral circuit MOSFET by substantially reducing heat processes.例文帳に追加

セル面積を縮小でき、周辺回路との段差が小さく、熱工程を大幅に減らすことで周辺回路MOSFETの性能を劣化させることなく、論理混載ＤＲＡＭ等のシステムＬＳＩの構成に好適な半導体記憶装置を提供する。 - 特許庁

The baseband LSI 12 detects peripheral cells at the set frequency via a wireless unit 11, discriminates scramble codes of the detected cell and determines whether the cell of the detection object is detected.例文帳に追加

ベースバンドＬＳＩ１２は無線機１１を介して設定された周波数での周辺セルを検出し、検出したセルのスクランブルコードを判定し、検出対象のセルが検出できたかを判定する。 - 特許庁

A system LSI is composed of a CPU block 1, a system bus 2, a peripheral bus 3 and function blocks 5A-5C or the like.例文帳に追加

機能ブロック５Ａによるシステムバス２の占有を要求の有／無をアサート／ネゲートで指示するＨＲＥＱ＃信号（システムバス制御信号２Ａ中）を強制的にネゲートするＨＲＥＱ＃信号出力回路を機能ブロック５Ａに内蔵させている。 - 特許庁

To provide a power source control circuit capable of preferentially supplying power to a peripheral circuit in an executed state by suppressing power consumption by interrupting power supply to a peripheral circuit in a non-executed state when power source voltage is lowered for an LSI having plural peripheral circuits and to be driven by a battery, etc.例文帳に追加

複数の周辺回路を有し電池等で駆動されるＬＳＩについて、電源電圧が低下した場合に非実行状態の周辺回路への電源供給を遮断し電力消費を抑制することにより実行状態の周辺回路への電源供給を優先できる電源制御回路を提供することを目的とする。 - 特許庁

A compound function module 7 provided with all interface parts of an on-chip bus 6, to which a CPU 9 and peripheral function modules 10 and 11 are connected, and two kinds of input/output ports 2 and 4, is packaged in an LSI 1.例文帳に追加

ＣＰＵ９、周辺機能モジュール１０、１１が接続されるオンチップバス６のインタフェース部と２種類の入出力ポート２、４とのインタフェース部の全てを備えた複合機能モジュール７をＬＳＩ１内に搭載する。 - 特許庁

To reduce the load of a processor and prudently control a power for every function unit in a power saving of a semiconductor integrated circuit (system LSI) having functional units such as a processor, a memory, and a peripheral circuit.例文帳に追加

プロセッサ、メモリ、周辺回路等の機能単位を備えた半導体集積回路（システムＬＳＩ）の省電力化に関し、プロセッサの負荷を軽減し、機能単位毎の木目細かな電力制御を行なうことを課題とする。 - 特許庁

By arranging a solder ball connecting terminal for a power source or ground in the outermost peripheral part of an LSI chip, the distance to a chip capacitor for decoupling can be reduced, and noise of the power source and the ground can be reduced.例文帳に追加

ＬＳＩチップの最外周部に電源あるいはグランド用のはんだボール接続端子を配置することにより、デカップリング用のチップコンデンサまでの距離を短くでき、電源およびグランドのノイズを低減できる。 - 特許庁

Afterwards, a relay switch 80 for a control signal line interrupts a read/write control signal line connecting the CPU 10 to the peripheral LSI20, 30 and 50 according to the reset signal from the reset IC 60, and stops a High signal to be outputted from the CPU 10 to the peripheral LSI 20, 30 and 40.例文帳に追加

その後、リセットＩＣ６０からのリセット信号によって制御信号線用リレースイッチ８０がＣＰＵ１０と周辺ＬＳＩ２０，３０，４０とを接続しているリード／ライト制御信号線を遮断し、ＣＰＵ１０から周辺ＬＳＩ２０，３０，４０に対して出力されるＨｉｇｈ信号を停止する。 - 特許庁

The circuit for testing cores consisting of a control means 1, a decoding means 2 and a downloading means 3 and to transit states of elements to constitute a logical circuit and a memory circuit of the core 4, is mounted on an LSI as a peripheral logical circuit of the core 4.例文帳に追加

制御手段１、デコード手段２、ダウンロード手段３から成り、コア４の論理回路およびメモリ回路を構成する素子の状態を遷移させるコアテスト回路をコア４の周辺論理回路としてＬＳＩに搭載する。 - 特許庁

An (LSI) chip 4 whose plane is rectangular is placed on the middle bottom of a package main body, a plurality of bonding pads 1, a plurality of light receiving units 5, and a plurality of light emitting units 6 are respectively provided in the peripheral regions of four sides of the chip 4.例文帳に追加

パッケージ本体の中央底部に平面形状が矩形の（ＬＳＩ）チップ４が配置され、チップ４の四辺の周辺領域に複数のボンディングパッド１，複数の受光器５，及び複数の発光器６がそれぞれ設けられる。 - 特許庁

The semiconductor device has an LSI 1 providing a plurality of power source line connection pads and a plurality of ground line connection pads on the peripheral edge part of a circuit formation face, metal foil leads 5 connected electrically to the pads respectively and adhered to LSI 1 through an insulation layer 3, and the decoupling capacitor 2 mounted on one face of the metal foil leads 5.例文帳に追加

本発明の半導体装置は、回路形成面の周縁部に複数の電源ライン接続用パッドと複数のグランドライン接続用パッドとが設けられたＬＳＩ１と、前記パッドのそれぞれに電気的に接続され、絶縁層３を介してＬＳＩ１に接着された金属箔リード５と、金属箔リード５の一面に実装されたデカップリングコンデンサ２とを有している。 - 特許庁

An LSI configuration provides a I/O bus 107 having sections 107 a to d, each of which is connected to a bus arbitration circuit 109 and a peripheral functional block 103 to 105, and a connection and breaking means 108 a to c, each of which electrically connects and breaks each section.例文帳に追加

Ｉ／Ｏバス１０７がセクション１０７ａ〜ｄに分割され、それぞれにバス調停回路１０９と周辺機能ブロック１０３〜１０５が１つづつ接続され、各セクション間の電気的接続と遮断を行う接続・遮断手段１０８а〜ｃが設けられる。 - 特許庁

To provide an semiconductor memory device which does not depend on the structure or the writing voltage, easily decreasing the tip area for the memory part, and realizing the cost reduction of LSI by utilizing peripheral logic circuit, and apparently memorizing a plurality of bits per one memory cell.例文帳に追加

メモリセルの構造、書込み電圧に依存せず、周辺論理回路を利用して見掛け上、メモリセル１セルあたりに複数ビットを記憶させ、容易にメモリ部のチップ面積を縮小して、ＬＳＩの低コスト化を実現する半導体記憶装置を提供する。 - 特許庁

The layout of the structure and arrangement position, etc., of pads 102 in the outer peripheral strings of a semiconductor chip 101, which receive the influence of the stress, is previously made so that the operation trouble of an LSI due to the influence of the stress does not easily occur concerning the semiconductor integrated circuit device having the flip-chip structure.例文帳に追加

フリップチップ構造を有する半導体集積回路装置において、応力の影響を受ける半導体チップ１０１の外周列におけるパッド１０２の構造及び配置位置等について、応力の影響に起因するＬＳＩの動作不具合が発生しにくいように予めレイアウトする。 - 特許庁

On the package substrate 1, columnar preliminary solders (solder structures 4 for connection formed by die pressing) each having a concave region which is hollowed at a center part on a top surface as compared with a peripheral part are formed by press processing using a die 5 for tip parts, and the LSI is thereby mounted by flip-chip bonding the solder bumps.例文帳に追加

パッケージ基板１には、その先端部に対する金型５を用いた押圧加工などによって、先端面の周辺部に比し中心部が窪んだ凹部領域を有する柱状の予備はんだ（金型加圧した接続用はんだ構造物４）を形成し、これによって、はんだバンプをフリップチップボンディングしてＬＳＩを実装する。 - 特許庁

Within a system LSI 10 packaged with a CPU 11, an automatic write control part 13 is provided as hardware for setting power saving to respective peripheral devices (internal circuit 12, analog front end part 4, channel CODEC part 8, audio CODEC part 9 and functional block 15) connected to the address bus and the data bus of the CPU 11.例文帳に追加

ＣＰＵ１１が搭載されたシステムＬＳＩ１０の中に、ＣＰＵ１１のアドレスバス及びデータバスに接続された各周辺デバイス（内部回路１２、アナログ・フロント・エンド部４、チャネル・コーデック部８、音声コーデック部９、機能ブロック１５）に対する省電力設定を実現するハードウェアとして自動書込み制御部１３を設ける。 - 特許庁

The LSI module 1 is constituted by integrally molding a circuit part 3 at a time by directly arranging and directly wiring circuit components such as a CPU 4, a memory chip 5, and a peripheral circuit chip 6, on a base substrate formed of a thermoplastic resin film 16 and then laminating and pressing them, housing the circuit 3 in a case 2, and arranging a heat radiating mechanism 7 and a connector 9.例文帳に追加

ＬＳＩモジュール１を、熱可塑性樹脂フィルム１６で構成されるベース基板にＣＰＵ４，メモリチップ５や周辺回路チップ６などの回路部品を直接配置すると共に配線を直接施し、それらを積層し加圧及び加圧することで回路部３を一括で一体成形し、その回路部３をケース２に収納して放熱機構部７とコネクタ９と配置して構成する。 - 特許庁