「phase control loop」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A phase modulation loop control circuit PM-LP includes a threshold voltage generation circuit Vth-Gen and a variable gain amplifier BF between an output of the voltage controlled oscillator for transmission TXVCO and an input of an RF power amplifier for transmission RF-PA.例文帳に追加

位相変調ループ制御回路ＰＭ＿ＬＰは、しきい値電圧発生回路Ｖｔｈ＿Ｇｅｎと、送信用電圧制御発振器ＴＸＶＣＯの出力と送信用ＲＦ電力増幅器ＲＦ＿ＰＡの入力との間の可変利得増幅器ＢＦとを含む。 - 特許庁

When a correlator 6 detects a correlation value, a local oscillation signal generation circuit 5 controls a first and second switches 17 and 18 to filter a voltage signal outputted from a PLL(phase-locked loop) circuit 16 by a second LPF(low pass filter) 20 and then supplies it to a voltage control oscillator 14.例文帳に追加

相関器６が相関値を検出する際に、ローカル発振信号生成回路５は、第１及び第２のスイッチ１７、１８を制御して、ＰＬＬ回路１６から出力された電圧信号を、第２のＬＰＦ２０によりフィルタリングしたのち、電圧制御発振器１４に供給する。 - 特許庁

To prevent operation from being made to be unstable by temperature, in a PLL (phase locked loop) apparatus which specifies whether an amplitude level of a reference frequency signal from the outside is settled within a proper range, and supplies a control voltage to a voltage controlled oscillator in accordance with whether the amplitude level is inside or outside of the proper range.例文帳に追加

外部からの基準周波数信号の振幅レベルの適正範囲内を特定し、その適正範囲の内外に応じて電圧制御発振器に制御電圧を供給するＰＬＬ装置において、温度により動作が不安定になることを防ぐこと。 - 特許庁

A local signal with a frequency being several times as large as the number of frequency division in a frequency dividing part 100, based on a reference signal generated by a reference signal oscillator 1 by loop control consisting of a phase comparator 2, a low-pass filter 3, a voltage-controlled oscillator 4 and the frequency-dividing part 100.例文帳に追加

位相比較器２、低域通過フィルタ３、電圧制御発振器４、分周部１００よりなるループ制御により、基準信号発振器１にて生成された基準信号に基づき、分周部１００の分周数倍の周波数のローカル信号を生成する。 - 特許庁

A control part 50 detects output signal levels from the first to third filters 92 to 94 and controls the opening/closing of switches 104 to 106 so as to input an output signal including a video carrier of the desired wave to a PLL (phase locked loop) circuit 107 on the basis of the detection result.例文帳に追加

そして、第１〜第３フィルタ９２〜９４からの出力信号レベルを制御部５０で検出し、その検出結果に基づき、希望波の映像搬送波が含まれる出力信号がＰＬＬ回路１０７に入力するように、スイッチ１０４〜１０６の開閉を制御する。 - 特許庁

The receive phase difference is detected from the difference between the count values of a loop counter 94 at the detected timing of the peak value of transmit signals outputted by an oscillation amplifier 73 to control the ultrasonic transmitter 61, and the detected timing of the peak value of the receive signals.例文帳に追加

発振増幅器７３が出力する超音波送信機６１を制御する送信信号送信信号のピーク値が検出されたタイミングと、受信信号のピーク値が検出されたタイミングにおけるループカウンタ９４のカウント値の差から、両者の受信位相差が検出される。 - 特許庁

A control part 13 detects the level of the input signal, the output of the auxiliary amplifier 11, and a multiplexed output signal, and fixes the amount of attenuation and phase shift in the vector adjustment circuit 2 of at least a distortion extraction loop by control data; while the level of the input signal is high, when the level of the input signal becomes lower than a preset level.例文帳に追加

制御部１３は、入力信号、補助増幅器１１出力および合成された出力信号のレベルを検出し、入力信号のレベルが予め設定されたレベルより低下したとき、少なくとも歪抽出ループのベクトル調整回路２の減衰量および移相量を入力信号のレベルが高いときの制御データにより固定する。 - 特許庁

The phase synchronous circuit, equipped with a branch circuit provided at a first filter of a loop filter for speeding a lock speed and an analog switch circuit for conducting connection or disconnection operation for this branch circuit, is configured so that a control signal is supplied via a D/A converter to conduct switching operation for the analog switch circuit.例文帳に追加

ループフィルタの第１のフィルタに設けたロックスピードを速くするための分岐回路と、この分岐回路の接続又は切り離し操作を行うアナログスイッチ回路とを備えた位相同期回路において、アナログスイッチ回路を切り替え動作させる制御信号をＤ／Ａコンバータを介して供給するように構成している。 - 特許庁

A control circuit 19 controls first and second switches 15, 16 to operate a phase-locked loop, and each time when a local oscillation signal whose frequency corresponds to a specified channel is generated by a VCO 13, acquires voltage signal data from an A/D converter 17 and stores the data as preset voltage data.例文帳に追加

制御回路１９は、まず、第１及び第２のスイッチ１５、１６を制御して位相同期ループを作動させ、所定のチャネルに対応した周波数の局部発振信号がＶＣＯ１３により生成されるごとに、Ａ／Ｄ変換器１７から電圧信号データを取り込み、プリセット電圧データとして記憶する。 - 特許庁

A distortion elimination loop control part 118 inverts or noninverts polarities of the voltage value of the I component and the voltage value of the Q component and also outputs the voltage value of the I component and the voltage value of the Q component switched or outputs the voltages as they are to perform phase adjustment.例文帳に追加

歪み除去ループ制御部１１８は、スイッチを切り替えることにより、Ｉ成分の電圧値とＱ成分の電圧値の極性を反転または非反転にするとともにＩ成分の電圧値とＱ成分の電圧値を入れ替えて出力するかまたはそのまま出力することにより位相調整を行う。 - 特許庁

At least among local oscillation signal, intermediate frequency signal, and high-frequency signal in an image rejection mixer circuit 2 is changed with a phase changer 24, according to the transmission power detected by a closed loop transmission power control system 3; and accordingly, the power ratio of image signal to high-frequency signal is changed.例文帳に追加

イメージリジェクションミキサ回路２内での局部発振信号と中間周波数信号と高周波信号の少なくとも一つの位相を、クローズドループ型送信電力制御系３で検波した送信電力に応じて位相可変器２４で可変して、イメージ信号と高周波信号の電力比を変化させる。 - 特許庁

An operation signal generation part 28 generates an operation signal g*# for an inverter based on a phase δ as an operation quantity for feedback-controlling an estimated torque Te to a request torque Tr, a norm Vn regulated by an open loop control depending on an electrical angular speed ω and the request torque Tr, and a detected value of a rotation angle θ.例文帳に追加

推定トルクＴｅを要求トルクＴｒにフィードバック制御するための操作量としての位相δと、電気角速度ωおよび要求トルクＴｒに応じて開ループ制御によって定まるノルムＶｎと、回転角度θの検出値に基づき、操作信号生成部２８では、インバータの操作信号ｇ＊＃を生成する。 - 特許庁

In a first feedback control loop FB 1, since a command torque τ* is corrected by using the low-frequency component with the phase difference error Δξ separated by the LPF 107b as a disturbance signal, the synchronous motor can be position-sensorless driven at high efficiency with the improved robustness against the disturbance.例文帳に追加

そして、第一のフィードバック制御ループＦＢ１において、ＬＰＦ１０７ｂにより分離された位相差誤差Δξの低周波数成分を外乱信号として用いて指令トルク指令トルクτ^＊が補正されるので、外乱トルクに対してロバスト性に優れ且つ高効率に同期モータを位置センサレス駆動することができる。 - 特許庁

Accordingly, the phase-locked loop circuit can limit a variable region of a control voltage Vc, which includes a control voltage V0 making a voltage- controlled oscillator 21 in locked state, to a desired range, thereby the oscillating frequency of which the voltage-controlled oscillator 21 corresponds to a variation of a voltage signal from a low-pass filter circuit 3 can be limited to a desired range.例文帳に追加

したがって、抵抗器２３，２４の抵抗値Ｒ２，Ｒ３の設定に応じて、電圧制御発振器２１がロック状態になる制御電圧Ｖ０を含む、制御電圧Ｖｃの可変領域を所望範囲に制限することができ、その結果、ローパスフィルタ回路３からの電圧信号の変化に対する電圧制御発振器２１の発振周波数を所望範囲に制限することができる。 - 特許庁

When the control part 7 controls the frequency divider 6 according to the temperature change, since the charges stored in the smoothing circuit of the loop filter 17 are not returned to the preset value, the synthesizer 1 retrains the oscillation frequency of the oscillator 5 from varying by a large amount; and consequently, it is possible to reduce phase noise in the synthesizer 1.例文帳に追加

これにより、シンセサイザ１は、温度変化に対応して制御部７が分周器６の制御を行う場合、ループフィルタ１７の平滑回路に蓄積された電荷を予め設定された値に戻さないので、発振器５の発振周波数が大きく変動することを抑制し、これにより、シンセサイザ１における位相雑音を低減させることができる。 - 特許庁

A reference signal generating means 3 generates the two reference signals, a combining means combines the two reference signals into an amplification object signal, and a control means controls a form for changing the amplitude and phase of a distortion component in the distortion elimination loop on the basis of the levels of the two reference signals included in an amplification signal that has been subjected to distortion elimination.例文帳に追加

基準信号生成手段３が２つの基準信号を生成し、合成手段が２つの基準信号を増幅対象信号に合成し、制御手段が歪除去後の増幅信号に含まれる２つの基準信号のレベルに基づいて歪除去ループにおいて歪成分の振幅や位相を変化させる態様を制御する。 - 特許庁

To provide a PLL(Phase Locked Loop) control method and a PLL circuit which can solve a problem of an unstable output of a voltage controlled oscillator when the frequency of an input signal is not within a variable range of the voltage controlled oscillator or when the input signal is absent and which can give a stable output even when the input signal includes sudden fluctuations.例文帳に追加

従来の入力信号の周波数が電圧制御発振器の可変範囲でない場合や、入力信号がない場合に、電圧制御発振器の出力が安定しないという問題点を解決し、入力信号に突発的な変動があっても安定した出力を得られるＰＬＬ制御方法及びＰＬＬ回路を提供する。 - 特許庁

A transfer characteristic operation part 13 sets a region where an amplitude range of the gain characteristic and an amplitude range of the phase difference characteristic overlap as an amplitude range of the frequency characteristic of the controlled object in a complex coordinate system, and calculates a loop transfer characteristic of a control system and its amplitude range from the amplitude range of the frequency characteristic and the frequency characteristic of the controller.例文帳に追加

伝達特性演算部13は、複素座標系において、ゲイン特性の変動範囲と位相差特性の変動範囲が重なる領域を制御対象の周波数特性の変動範囲として、周波数特性の変動範囲と制御器の周波数特性から制御系の一巡伝達特性とその変動範囲を演算する。 - 特許庁

To provide a digital information processing device with a digital signal reproducing circuit equipped with a clock control circuit, wide in frequency pull-in range and short in the pull-in time, in a phase-locked loop (PLL) configuration to increase the gain using an over-sampling method in order to reduce the operation delay time to occur in a digital PLL.例文帳に追加

デジタル方式のＰＬＬで発生する演算遅延時間を短縮するためにオーバーサンプリング方式を用いてゲインを高めるＰＬＬ構成において、周波数引込み範囲が広く、しかも引き込み時間が短いクロック制御回路により構成されたデジタル信号再生回路を備えたデジタル情報処理装置を提供する。 - 特許庁

In the frequency direct modulator performing frequency modulation by applying a voltage dependent on transmission data (DATA) to the control terminals V1 and V2 of a voltage controlled oscillator 24 not through a phase locked loop 6, temperature dependency of the terminal voltage at the time of PLL and of the unlocked modulation voltage is set to conform with the temperature dependency of a varicap diode.例文帳に追加

フェイズ・ロックト・ループ６を介さずに、送信データＤＡＴＡに依存した電圧を電圧制御発振器２４の制御端子Ｖ１，Ｖ２に与えて周波数変調を行う周波数直接変調装置において、ＰＬＬロック時の端子電圧とオープン後の変調電圧のそれぞれの温度依存性をバリキャップダイオードの温度依存性に合うように設定したことを特徴としている。 - 特許庁

In the FM modulation circuit that modulates an output of a VCXO 4 and a VCO 5 being components of a PLL loop with a rectangular wave to attain FM modulation, a control circuit 1 simultaneously outputs rectangular waves with different levels and the same phase and waveform to the VCXO 4 and the VCO 5 so as to modulate the outputs of the VCXO 4 and the VCO 5.例文帳に追加

ＰＬＬループを構成するＶＣＸＯ４およびＶＣＯ５に矩形波で変調をかけてＦＭ変調するＦＭ変調回路において、制御回路１によってＶＣＸＯ４およびＶＣＯ５のそれぞれにレベルのみが異なり位相および波形が同一の矩形波を各別に同時に出力して、ＶＣＸＯ４およびＶＣＯ５に変調をかけるようにした。 - 特許庁

To provide a magnetic bearing control device and method allowing the frequency of external force to pass through a critical speed even when the external force different from the rotational frequency of a rotor acts, advancing the phases of frequency bands except rotation synchronous components, not missing tracking even when acceleration and deceleration of a rotating body are fast, and not requiring a PLL (Phase Locked Loop) for extracting the rotation synchronous components.例文帳に追加

ロータの回転周波数と異なる外力が作用する場合でも、その外力の周波数を危険速度を通過させることができ、回転同期成分以外の周波数帯域の位相を進めることができ、回転体の加減速が早い場合でもトラッキングが外れることがなく、回転同期成分を抽出するＰＬＬ（フェーズロックドループ）が不要である磁気軸受制御装置と方法を提供する。 - 特許庁

The encryption processing circuit 100 includes: a phase locked loop circuit 101 for receiving input of external clock signals from the outside and generating internal clock signals synchronized with the inputted external clock signals by executing feedback control; and a round processing circuit 102 which is configured to be operated in synchronism with the generated internal clock signals and encrypts the inputted information by repeatedly executing the round processing.例文帳に追加

暗号化処理回路１００は、外部から外部クロック信号が入力され、フィードバック制御を行うことにより、当該入力された外部クロック信号と同期した内部クロック信号を生成する位相同期回路１０１と、上記生成された内部クロック信号に同期して作動するように構成され、且つ、上記ラウンド処理を繰り返し実行することにより、上記入力された情報を暗号化するラウンド処理回路１０２と、を備える。 - 特許庁