「phase control loop」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The ECU 4000 sets a target phase of an intake valve depending on engine operational statuses, and generates a revolution number command value Nmref of the electric motor 2060 as an actuator so as to form a phase feedback control loop 7000 making an intake valve phase follow the target phase.例文帳に追加

ＥＣＵ４０００は、エンジン運転状態に応じたインテークバルブの目標位相を設定するとともに、インテークバルブ位相を目標位相への追従させる位相フィードバック制御ループ７０００が形成されるように、アクチュエータである電動モータ２０６０の回転数指令値Ｎｍｒｅｆを生成する。 - 特許庁

In this device, effect of the remainder of the equalization to the phase control loop can be reduced and suitable phase error detection can be performed and also stable loop control is made possible by controlling an adaptive equalizer so as to changeover weights for every tap coefficient which is updated at all times by the adaptive equalization by the number of synchronous patterns posterior to decoding.例文帳に追加

復号後の同期パターン数によって適応型等化で随時更新されるタップ係数毎の重み付けを切替えるように制御することによって、位相制御ループへの等化残りの影響を軽減でき、好適な位相誤差検出が行えると共に安定なループ制御を可能にする。 - 特許庁

This PLL (phase locked loop) circuit is provided with a frequency comparison circuit 42, a DAC (digital-analog converter) control circuit 44 and a DAC 46 in addition to the configuration of a general PLL circuit having an active loop filter 30.例文帳に追加

このＰＬＬ回路は、能動型ループフィルタ３０を有する一般的なＰＬＬ回路の構成に加えて、周波数比較回路４２、ＤＡＣ制御回路４４およびＤＡＣ（ディジタル−アナログ変換器）４６を備える。 - 特許庁

To acquire a digital angle output directly from a counter by acquiring a phase modulation signal from an accumulator disposed within the negative feedback control loop, while eliminating a subtractor conventionally disposed outside a negative feedback control loop, and to enable malfunction detection of the negative feedback control loop, replacing malfunction detection of the subtractor.例文帳に追加

本発明は、負帰還制御ループ外に設けられていた減算器を排除し、負帰還制御ループ内に設けた加算器によって位相変調信号を得ることにより、カウンタから直接デジタル角度出力を得ることができると共に、減算器の異常検出をしなくても負帰還制御ループの異常検出によってカバーできるようにすることを目的とする。 - 特許庁

To provide a high-frequency phase control system which makes an operation stop time as short as possible by speedily restoring a concerned device even if a transmission line and a component outside a high-speed analog phase control loop gets out of order.例文帳に追加

本発明の課題は、高速アナログ位相制御ループ外の伝送線路及び部品が故障した場合でも速やかに当該装置を復旧させ運用停止時間を極力少なくさせる高周波位相制御方式を提供することにある。 - 特許庁

A phase detector (1) of the phase-locked loop gives 1st and 2nd impulses to a charge pump (2) periodically, the impulses have an emission time, depending on a phase ratio of input signals of the phase-locked loop and ring filters (3a, 3b) respectively control increase or decrease in the circuit output.例文帳に追加

位相検出器（１）が第１及び第２インパルスを電荷ポンプ（２）に周期的に与え、該インパルスはフェーズロックドループの入力信号間の位相比に依存した放出時間を有し、リングフィルター（３ａ，３ｂ）により回路出力の増加又は減少をそれぞれ制御するような種類のフェーズロックドループにおいて、定格条件にて誤差信号をリセットする電荷ポンプ（２）が与えられる。 - 特許庁

The other rotation device responds to a composite signal, that is produced by compositing a signal obtained from the phase control loop and the offset signal denoting a calculation value of an undesirable phase distortion (e.g., multi-path 'ghost' distortion).例文帳に追加

他方の回転器は、位相制御ループから得られる信号と、望ましくない位相歪み（例えば、マルチパス“ゴースト”歪み）の算定値を表すオフセット信号とを合成することにより発生される合成信号に応答する。 - 特許庁

The magnetic field sensors 3 and 4 are coupled to the phase control loop in such a way that a digital oscillating signal is phase synchronous with a rotation sampling signal formed by rotary sampling of the measurement signals of the magnetic field sensors 3 and 4.例文帳に追加

磁場センサ３，４は、位相制御ループと、デジタル振動信号が磁場センサ３，４の測定信号の回転サンプリングによって形成される回転サンプリング信号に対して位相同期しているように、結合されている。 - 特許庁

The phase drift of the output signal of a voltage control oscillator (13) in the phase locked loop (1) is compensated.例文帳に追加

この信号（ＰＫ）を、周波数分割器回路（１４）のための周波数分周比（Ｎ）を生成する制御回路（１４）に入力し、位相同期ループ（１）の電圧制御発振器（１３）の出力信号の位相偏流を補償する。 - 特許庁

The changeover switch 8 is thrown to a position of connecting the loop filter 3 to the first control voltage terminal 6 in a state of PLL phase locking so that a broad frequency range can be covered in the phase locking process.例文帳に追加

切替スイッチ８は、ＰＬＬ位相引き込み動作時にはループフィルタ３と第１の制御電圧端子６とを接続するように切り替え、位相引き込み課程で幅広い周波数範囲をカバーできるようにする。 - 特許庁

To provide a phase synchronization circuit for preventing a jitter characteristic of an SDI (Serial Digital Interface) signal from deteriorating and the followability of PCR(Program Clock Reference)-PLL (Phase Locked Loop) control from deteriorating even when a stream having relatively large PCR jitter is received.例文帳に追加

ＰＣＲジッタが比較的大きいストリームを受信した場合でも、ＳＤＩ信号のジッタ特性の悪化およびＰＣＲ−ＰＬＬ制御の追従性の悪化を防止することが可能な位相同期回路の提供。 - 特許庁

The jitter elimination circuit 150 is constituted of a PLL circuit including a phase comparator for comparing a reference clock signal with a feedback clock signal in phase and outputting a phase difference signal, a loop filter for smoothing the phase difference signal and outputting a control voltage, and a voltage controlled oscillator for generating a feedback clock signal of frequency corresponding to the control voltage.例文帳に追加

ジッタ除去回路１５０は、基準クロック信号と帰還クロック信号との位相を比較して位相差信号を出力する位相比較器と該位相差信号を平滑化して制御電圧を出力するループフィルタと該制御電圧に応じた周波数の帰還クロック信号を生成する電圧制御発振器とを含むＰＬＬ回路で構成される。 - 特許庁

To provide a negative feedback amplifier phase controlling method which is capable of detecting a phase shift and adjusting the phase of local signals without using a phase control circuit composed of a high-accuracy phase difference detection circuit and a pulse circuit in a negative feedback amplifier of Cartesian loop system in which the amplifier is set stable by adjusting the phase shift of local signals.例文帳に追加

ローカル信号の位相シフト量を調節して負帰還増幅器を安定化させる、カーテシアンループ方式の負帰還増幅器において、高精度の位相差検出回路やパルス回路から構成される位相制御回路を使用せずに位相回りを検出してローカル信号の位相を調整することが可能な、負帰還増幅器の位相制御方法を提供する。 - 特許庁

A device and method for controlling the active termination resistor can minimize the data bubble as they can perform on/off control of the terminal resistor regardless of the operation mode of the delay synchronous loop or the phase synchronous loop.例文帳に追加

本発明に係る能動終端抵抗を制御するための装置及び方法は、遅延同期ループまたは位相同期ループの動作モードにかかわらず終端抵抗のオン／オフを制御できるため、データバブルを最小化させることができる。 - 特許庁

Devices and methods for controlling active termination resistors can control on/off of the active termination resistors irrespective of an operational mode of a delay locked loop (DLL) or a phase locked loop (PLL), and this reduce data bubbles.例文帳に追加

本発明に係る能動終端抵抗を制御するための装置及び方法は、遅延同期ループまたは位相同期ループの動作モードにかかわらず終端抵抗のオン／オフを制御できるため、データバブルを最小化させることができる。 - 特許庁

Further, the changeover switch 8 is thrown to a position of connecting the loop filter 3 to the second control voltage terminal 7 to stably obtain an excellent C/N characteristic after the phase locking.例文帳に追加

また、位相ロック後はループフィルタ３と第２の制御電圧端子７とを接続するように切り替え、良好なＣ／Ｎ特性を安定して得られるようにする。 - 特許庁

An antenna section 3 is provided at a left side on a board 2 and an input output terminal 4 and a control terminal 5 of a phase-locked loop circuit 7 are provided at a right side on the board 2.例文帳に追加

基板２上の左側にアンテナ部３を、また、基板２上の右側に入出力端子４及びフェイズロックドループ回路７の制御用端子５を配設する。 - 特許庁

To provide a clock control circuit wherein center frequency fluctuation caused when a PLL circuit is used as well as jitter and the like caused by a feedback loop are eliminated, for significantly reduced phase error.例文帳に追加

ＰＬＬ回路を用いた場合に生じる中心周波数変動、及び、帰還ループによるジッタ等を無くし位相誤差を特段に低減するクロック制御回路の提供。 - 特許庁

The transmit electronic circuit includes a voltage control oscillator (VCO), a dielectric resonator type oscillator (DRO), a phase lock loop (PLL) component, and a direct digital synthesizer (DDS).例文帳に追加

送信電子回路は、電圧制御発振器（ＶＣＯ）、誘電体共振器型発振器（ＤＲＯ）、位相ロックループ（ＰＬＬ）構成要素、およびダイレクト・デジタル・シンセサイザ（ＤＤＳ）を含む。 - 特許庁

To integrate a composition of a PLL (phase locked loop) circuit in one semiconductor chip without deteriorating both control precision and processing speed of a frequency to be locked.例文帳に追加

ロックさせる周波数の制御精度と処理速度とを共に擬制にすることなく、ＰＬＬ回路の構成を１つの半導体チップに集積できるようにする。 - 特許庁

To enable heightening a transmission frequency of a basic transmitter and to improve noise performance by performing dividing control of a frequency divider of a phase locked loop with a noninteger value.例文帳に追加

位相ロックループの分周器を非整数値で分周制御することにより、基準発信器の発信周波数を高くすることを可能とし雑音性能を改善する - 特許庁

To provide a phase locked loop frequency synthesizer that can control fluctuation in the gain of a voltage controlled oscillator, improve a noise characteristic and has a short acquisition time.例文帳に追加

電圧制御発振器の利得の変動を制御することができ、雑音特性が改善された、短い捕捉時間を有する位相ロックループ周波数シンセサイザを提供すること。 - 特許庁

To facilitate the inspection of an oscillation frequency range in a phase-locked loop having a function of changing over oscillation frequency characteristics of a plurality of voltage control oscillators.例文帳に追加

本発明は、複数の電圧制御発振器の発振周波数特性の切替機能を有するフェイズロックドループの発振周波数範囲の検査を容易にする。 - 特許庁

A loop filter 5, a D/A converter 6 and a voltage controller oscillator 7 generate clock signals from the phase difference information, and control the sampling timing of the A/D converter 1.例文帳に追加

ループフィルタ５、Ｄ／Ａ変換器６及び電圧制御発振器７は、位相差情報からクロック信号を生成して、Ａ／Ｄ変換器１のサンプリングタイミングを制御する。 - 特許庁

The control valve 10 is changed from the solid line to a dotted line shown in a figure to introduce an additive component stored in the sample loop 11 into a reversed phase chromatography column 12 (ODS column).例文帳に追加

六方切換えバルブ１０を実線から点線に切り換え、サンプルループにためられた添加剤成分を、逆相クロマトグラフ用カラム（ＯＤＳカラム）１２に導入する。 - 特許庁

The delay locked loop device includes: the delay locked loop including a duty cycle compensator for receiving first and second clocks; and a reset control block for resetting the delay locked loop if a phase difference between the first and second clocks is over a predetermined amount after the delay locked loop achieves a delay locking state.例文帳に追加

第１クロックと第２クロックとをそれぞれ受信するデューティサイクル補償部を有する遅延固定ループと、クロックのロック後の電源電圧の変動に応じて前記第１クロック及び第２クロックの位相差が予定された遅延値以上の場合、前記遅延固定ループをリセットするリセット制御部とを備える遅延固定ループ装置を提供する。 - 特許庁

The phase lock loop which is inputted with an EFM signal and a PLL clock signal, detects a frequency and phase and forms the PLL clock signal synchronized with the EFM signal by regulating control current with the result thereof includes a charge pump 140, a first low-pass filter 150, a voltage control oscillator 170 and a static phase error control section 160.例文帳に追加

EFM信号とPLLクロック信号を入力して周波数及び位相検出し、その検出結果で制御電流を調整してEFM信号に同期されるPLLクロック信号を生成する位相同期ループに係り、電荷ポンプ１４０、第１低域通過フィルター１５０、電圧制御発振器１７０及び静止位相誤差制御部１６０を含む。 - 特許庁

A fractional-N mode phase synchronous circuit is provided with, between a loop filter and a voltage control oscillator 6, a low-pass filter 9 with a cutoff frequency which is fully higher than a loop bandwidth frequency of the phase synchronous circuit and which determines a fractional frequency division ratio of a PLL control circuit 8, and which is fully lower than a periodic frequency.例文帳に追加

フラクショナル−Ｎ方式の位相同期回路において、ループフィルタと電圧制御発振器６の間に位相同期回路のループ帯域周波数より十分高くかつＰＬＬ制御回路８の分数分周比を決定する周期周波数より十分低い遮断周波数をもつ低域通過フィルタ９を備えたものである。 - 特許庁

In this closed-loop optical path, two optical phase modulation parts individually changing the optical phase of the first component and that of the second component according to first and second control optical signals having intensity patterns in accordance with signal sequences are provided.例文帳に追加

この閉ループ光路には、信号系列に応じた強度パターンを有する第１及び第２の制御光信号に応じ、それぞれ、第１成分、第２成分の光位相を変化させる２つの光位相変調部が設けられている。 - 特許庁

To provide a phase lock oscillation circuit that can correct an error that cannot sufficiently be corrected by a preset correction amount by a control loop on the occurrence of the error in a phase and a frequency due to an external noise or the like.例文帳に追加

外部からのノイズ等が原因で位相および周波数に誤差が発生した場合に、制御ループにより予め設定している補正量では十分に補正できない補正を可能にする位相同期発振回路を提供する。 - 特許庁

A pseudo phase equalizing means 4, which stabilizes a control system by changing a phase characteristic even though a gain of a resonance frequency exceeds 0 dB in an open loop characteristic of a head positioning controller 1, is added between a control output signal 7 and a VCM(voice coil motor) driving signal 8, and whereby a servo control system is stabilized.例文帳に追加

ヘッド位置決め制御装置１のオープンループ特性において共振周波数のゲインが０ｄＢを超えても位相特性を変化させることで制御系を安定化させる疑似同相化手段４を制御出力信号７とＶＣＭ駆動信号８との間に付加し、サーボ制御系を安定させる。 - 特許庁

An out-of-synchronism detector 102 discriminates the presence of a fault depending on the level of a control signal given to a VCO built in a frequency phase locked loop used for generating a clock signal.例文帳に追加

同期はずれ検出器１０２では、クロック生成に用いる周波数位相同期ループに内蔵されるＶＣＯへの制御信号の大小により異常の有無を判定する。 - 特許庁

The semiconductor integrated circuit for the communication corrects an unevenness of KV characteristics of the oscillation circuit for transmitting (TXVCO 240) by regulating current Icp of a charge pump (237) in a phase control loop.例文帳に追加

送信用発振回路（ＴＸＶＣＯ２４０）のＫＶ特性のばらつきを、位相制御ループ内のチャージポンプ（２３７）の電流Ｉcpを調整することで補正するようにした。 - 特許庁

The phase-locked loop circuit can control the variable region of the resistance R, of a parallel circuit consisting of an Nch transistor 15 and resistors 23, 24 corresponding to setting resistances R2, R3 of the resistors 23, 24.例文帳に追加

抵抗器２３，２４の抵抗値Ｒ２，Ｒ３の設定に応じて、Ｎｃｈトランジスタ１５、抵抗器２３，２４からなる並列回路の抵抗値Ｒの可変領域を制限することができる。 - 特許庁

The phase locked loop circuit may also include a voltage controlled oscillator circuit, including at least four loops, receiving the control voltage and generating multiple internal clock signals.例文帳に追加

また、位相同期ループ回路は少なくとも４個のループを含み制御電圧を受信して複数の内部クロック信号を発生する電圧制御発振器回路も含むことができる。 - 特許庁

When switching from the rectangular wave voltage control mode to PWM control mode is decided, alteration of voltage phase of the rectangular wave voltage is forbidden from a control mode switching decision timing (time t0) to the next execution time of main loop or the actual switching timing of control mode (time t1), thus maintaining the voltage phase of rectangular wave voltage upon control mode switching decision.例文帳に追加

矩形波電圧制御モードからＰＷＭ制御モードへの切換が判定された場合には、制御モード切換判定タイミング（時刻ｔ０）から、次回のメインループ実行時、すなわち、実際に制御モードが切換えられるタイミング（時刻ｔ１）までの間、矩形波電圧の電圧位相変更を禁止して、制御モード切換判定時における矩形波電圧の電圧位相を維持する。 - 特許庁

A PLL circuit consisting of an AD converter 22, a likelihood reference temporary identification circuit 40, a phase error detection circuit 15, a DA converter 17, a loop filter 18 and a voltage control oscillator 20 generates a clock signal 21 synchronized in phase with reproduction data.例文帳に追加

ＡＤ変換器２２、尤度参照仮識別回路４０、位相誤差検出回路１５、ＡＤ変換１７、ループフィルタ１８、電圧制御発振器２０からなるＰＬＬ回路により、再生データに位相同期したクロック信号２１を発生する。 - 特許庁

A phase synchronizing circuit 10 is provided with a synchronizing loop circuit 12 equipped with a phase comparator 14, a voltage control oscillator 18 and a variable frequency-divider 20 for 1/n frequency-dividing and outputting a clock signal f_VCO output by the voltage controlled oscillator 18.例文帳に追加

位相同期回路１０は、位相比較器１４と、電圧制御発振器１８と、電圧制御発振器１８の出力したクロック信号ｆ_ＶＣＯを１／ｎ分周して出力する可変分周器２０とを備えた同期ループ回路１２を有する。 - 特許庁

A plurality of IC 1 and IC 2, provided with phase detectors 131 and 132, are made to operate in parallel, and a composite control command signal obtained by synthesizing outputs of the plurality of phase detectors is output to a voltage-controlled oscillator 310 through a loop filter 310.例文帳に追加

位相検波器１３１，１３２を具備するＩＣ１，ＩＣ２を複数並列に動作させ，複数の位相検波器の出力を合成した合成制御指令信号をループフィルタ３１０を介して電圧制御発振器３１０に出力する。 - 特許庁

To provide a pulse width modulated type power converter where it is possible to detect a phase current at all times even in a constitution of detecting the phase current of load from the current flowing to a switching element and higher accurate closed loop control is possible by sharply enhancing accuracy in detection of each phase of a current flowing to three-phase load.例文帳に追加

スイッチング素子に流れる電流から負荷相電流を検出する構成においても常に相電流を検出することが可能であり、三相負荷に流れる各相電流検出の精度を大幅に向上させて、より高精度な閉ループ制御が可能なパルス幅変調型電力変換装置を提供すること。 - 特許庁

A DLL circuit 20 uses a phase comparator 32, a charge pump 33 and a loop filter 34 to generate a control voltage V_CTRL for controlling the delay quantities of VCDL circuits 21-25 on the basis of a clock signal CKA1 of a first phase and a clock signal CKA5 of a fifth phase in a first multi-phase clock PLLCK.例文帳に追加

ＤＬＬ回路２０は、位相比較器３２、チャージポンプ３３及びループフィルタ３４を用いて第１の多相クロックＰＬＬＣＫのうちの第１相目のクロック信号ＣＫＡ１と第５相目のクロック信号ＣＫＡ５とに基づいて各ＶＣＤＬ回路２１〜２５の遅延量を制御するための制御電圧Ｖ_ＣＴＲＬを生成する。 - 特許庁

Meanwhile, a loop circuit is constructed by using the amplitude error signal obtained by detecting an amplitude error between two signals via an amplitude error detection circuit 31 as the amplification control signals of the circuits 11 and 21 and using the phase error signal obtained by detecting a phase error between two signals via a phase error detection circuit 32 used as the phase adjustment signals of the circuit 12 and 22, respectively.例文帳に追加

また、２つの信号間の振幅誤差を振幅誤差検出回路３１で検出した振幅誤差信号を可変増幅回路１１、２１の増幅制御信号とし、２つの信号間の位相誤差を位相誤差検出回路３２で検出した位相誤差信号を位相調整回路１２、２２の位相調整信号としてループ回路に構成する。 - 特許庁

Also, the amplifier has an arrangement of alternately performing a function of adjusting a distortion removal loop which cancels a distortion component outside a predetermined frequency bandwidth, and a function of adjusting a distortion removal loop by calculating a control value reducing a distortion component within a signal bandwidth on the basis of a phase/amplitude control value and a frequency characteristic of a constituent element at this time.例文帳に追加

また、所定の周波数の帯域外歪成分を相殺する歪除去ループを調整する機能と、このときの位相・振幅制御値と構成要素の周波数特性を基に信号帯域内の歪成分を低減する制御値を算出して歪除去ループを調整する機能を、交互に行う構成である。 - 特許庁

A feedforward distortion compensating amplifier has an arrangement of alternately performing a function of adjusting a distortion detection loop which cancels a predetermined frequency signal component, and a function of adjusting the distortion detection loop by calculating a control value reducing a signal component within a signal bandwidth on the basis of a phase/amplitude control value and a frequency characteristic of a constituent element at this time.例文帳に追加

所定の周波数の信号成分を相殺する歪検出ループを調整する機能と、このときの位相・振幅制御値と構成要素の周波数特性を基に信号帯域内の信号成分を低減する制御値を算出して歪検出ループを調整する機能を、交互に行う構成である。 - 特許庁

To obtain a brushless motor control device that achieves control, where the phase of the output voltage of an inverter circuit part is adjusted by a closed loop, corresponding to load fluctuation for increasing the efficiency of a motor by an inexpensive and space-saving configuration.例文帳に追加

インバータ回路部の出力電圧の位相を負荷変動に対応して閉ループで調整してモータの効率を上げる制御を安価で省スペースな構成で実現したブラシレスモータ制御装置を提供することを目的とする。 - 特許庁