「phase control loop」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a DPLL (digital phase locked loop) circuit with hold-over function that generates a temperature-controlled reference clock with high precision for free-running frequency control, especially, during holdover regarding a digital synchronous network.例文帳に追加

デジタル同期網に関し、特にホールドオーバ時において自走周波数制御のために温度補正を行った高精度な基準クロックを生成するホールドオーバ機能付きＤＰＬＬ回路を提供する。 - 特許庁

At the time, a gain control part 116 controls the gain of the loop filter 114 so as to suppress the influence of the phase error in a main signal section in a close range from the head of a known section to a p symbol.例文帳に追加

そのとき、ゲイン制御部１１６は、既知区間の先頭からpシンボル間において、直近の主信号区間における位相誤差の影響が抑制されるように、ループフィルタ１１４のゲインを制御する。 - 特許庁

By a digital clock generation system that uses a digital phase locked loop, the mounting eccentricity of the second encoder is measured and compensated for a more accurately mounted spindle control encoder.例文帳に追加

ディジタル位相固定ループを使用したディジタル・クロック発生システムによって、より正確に取り付けられたスピンドル制御エンコーダに対して、第２のエンコーダの取付けの偏心が測定および補償される。 - 特許庁

This channel changeover device 100 is provided with a pilot signal generating circuit 1, a selection output circuit 2, a control circuit 3, a 1/L frequency-divider circuit 4, a phase comparator circuit 5, a loop filter 6, a voltage-oscillation control circuit 7, a 1/M frequency divider circuit 8, a selection clock control circuit 9, and a phase difference detection circuit 10.例文帳に追加

本発明の回線切り替え装置１００は、パイロット信号生成回路１と、選択出力回路２と、制御回路３と、Ｌ分周回路４と、位相比較回路５と、ループフィルタ６と、電圧発振制御回路７と、Ｍ分周回路８と、選択クロック制御回路９と、位相差検出回路１０と、を有して構成される。 - 特許庁

When the current reference oscillator 10 in use is switched to a spare reference oscillator 12, a frequency and phase locked loop having a phase comparator 34, an integrator 36 and an oscillator control circuit 35 is temporarily formed, with respect to the reference oscillator 12.例文帳に追加

現用系基準発振器１０から予備系基準発振器１２への切替に際し、位相比較器３４、積分器３６及び発振器制御回路３６を含む周波数及び位相ロックループを予備系基準発振器１２に関し一時的に形成する。 - 特許庁

A 1st carrier reproducing circuit having a complex multiplier 1 to a phase error detector 5 and a 2nd carrier reproducing circuit having a complex multiplier 10 to a phase error detector 14 and an error detector 20 being a loop filter to a control circuit 22 are cascaded.例文帳に追加

複素乗算器１〜位相誤差検出器５を有する第１の搬送波再生回路と、複素乗算器１０〜位相誤差検出器１４、及びループフィルタである誤差検出器２０〜制御回路２２とを有する第２の搬送波再生回路とを縦続に接続する。 - 特許庁

In a process of shifting from a transient state to a stationary state of phase drawing, variation of average voltage output of the loop filter 12 which occurs in switching loop bands is reduced and the lockup time is shortened by performing control of stopping the sub-buffer circuit 21 after stopping the sub-buffer circuit 7.例文帳に追加

位相引き込みの過渡状態から定常状態へ移行する過程で、サブバッファ回路７を停止した後、サブバッファ回路２１を停止させる制御を行うことで、ループ帯域の切替え時に起こるループフィルタ１２の平均電圧出力の変化量を小さくして、ロックアップタイムを短縮する。 - 特許庁

The PLL circuit has a phase detector 1, a charge pump 2, a loop filter 3, and a voltage-controlled oscillator 4 which are connected in a loop, and includes a charge pump 7 for acceleration which can operate in parallel to the charge pump 2, and a control means 5 of controlling the operation timing of the charge pump 7 for acceleration.例文帳に追加

ループに接続された位相検出器１、チャージポンプ２、ループフィルタ３、電圧制御発振器４を備えた本発明のＰＬＬ回路は、チャージポンプ２と並列動作可能な加速用チャージポンプ７、加速用チャージポンプ７の動作タイミングを制御する制御手段５を備えて構成される。 - 特許庁

A phase synchronization circuit 100 has an output frequency available by multiplying the frequency of reference signal with X, and includes a reference signal source 180, a voltage control oscillator 110, a phase comparator 120, a first charge pump 130, a loop filter 150, a counter 161, a second charge pump 170, and a control circuit 164.例文帳に追加

位相同期回路１００は、基準信号の周波数にＸを乗じて得られる出力周波数を有し、基準信号源１８０と、電圧制御発振器１１０と、位相比較器１２０と、第１チャージポンプ１３０と、ループフィルタ１５０と、カウンタ１６１と、第２チャージポンプ１７０と、制御回路１６４とを備える。 - 特許庁

A controller 103 of a phase synchronization loop circuit 100 selects a voltage control oscillator with a main oscillation frequency range including a channel selection frequency from among a plurality of voltage controlled oscillators VCO1-VCOn as a voltage control oscillator connected to the phase synchronization loop circuit 100, and then sets the oscillation frequency range of the selected voltage controlled oscillator in a sub-oscillation frequency range including the channel selection frequency.例文帳に追加

位相同期ループ回路１００の制御部１０３は、位相同期ループ回路１００に接続する電圧制御発振器として、複数の電圧制御発振器ＶＣＯ1〜ＶＣＯnのうちから、選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択し、その後、選択された電圧制御発振器の発振周波数範囲を、選局周波数を含む副発振周波数範囲に設定する。 - 特許庁

To provide a PLL (Phase-Locked Loop) circuit capable of flexibly coping with a difference in a jitter environment or characteristics of a voltage control oscillator, by easily changing the parameter of a gradient of voltage control in response to the difference in the jitter environment or the characteristics of the voltage control oscillator.例文帳に追加

ジッタ環境や電圧制御発振器の特性の差異に応じて、電圧制御発振器への電圧制御勾配のパラメータ変更を容易に行うことができ、ジッタ環境や電圧制御発振器の特性の差異に柔軟に対応できるＰＬＬ回路を提供する。 - 特許庁

A control system of the XY stage device 1 constitutes a closed loop with: a PID control element 13; a power/phase shift conversion element 14; a current/thrust conversion element 16; and a stage movable object dynamics element 17.例文帳に追加

ＸＹステージ装置１の制御系は、ＰＩＤ制御要素１３、力・位相シフト変換要素１４、位相・電流変換要素１５、電流・推力変換要素１６およびステージ可動体動力学要素１７が閉ループを構成している。 - 特許庁

A PLL is configured to include: a reference frequency oscillator 1; a phase comparator 2; a loop filter 3, a voltage-controlled oscillator 4 having a first control voltage terminal 6 for high control sensitivity and a second control voltage terminal 7 for low control sensitivity; a frequency divider 5; and a changeover switch 8 for switching the first and second control voltage terminals 6, 7.例文帳に追加

基準周波数発振器１、位相比較器２、ループフィルタ３、制御感度の高い第１の制御電圧端子６と制御感度の低い第２の制御電圧端子７とを備えた電圧制御発振器４、分周器５、第１及び第２の制御電圧端子６、７を切り替える切替スイッチ８を備えてＰＬＬが構成される。 - 特許庁

A control signal controlling the voltage control oscillator 7 is generated through a phase error detector 3 and a digital loop filter 4, and since the digital loop filter 4 is constituted of a digital filter processing with a reproduced clock being n/m-frequency-divided, even if a reproducing channel rate is varied with a rate of n/m, the frequency characteristic is varied with similarity in accordance with it.例文帳に追加

電圧制御発振器７を制御する制御信号は、位相誤差検出器３およびディジタルループフィルタ４を経て生成されるが、このディジタルループフィルタ４が、ｎ／ｍ分周した再生クロックで処理するディジタルフィルタで構成することによって、再生チャンネルレートがｎ／ｍの比率で変化しても、それに応じた相似形でその周波数特性が変化する。 - 特許庁

The actuator drive device comprises a loop filter part 14a including: an integration circuit 21 functioning as an LPF smoothing a phase comparison signal Vpd of a phase comparator 13 and supplying the smoothed signal to a VCO 11 as a control voltage Vc; a reference voltage source 22; and a short-cut switch 23 functioning as reset means.例文帳に追加

ＰＬＬ回路のループフィルタ部１４ａを、位相比較器１３の位相比較信号Ｖｐｄを平滑化してＶＣＯ１１へ制御電圧Ｖｃとして与えるＬＰＦとしての機能を実現する積分回路２１に、基準電圧源２２とリセット手段としての短絡スイッチ２３とを設ける。 - 特許庁

In the digital phase-locked loop circuit, a second frequency divider 18 divides a predetermined master clock into 1/N stages according to first synchronizing control signals (c), (d) from a first phase comparator 10 and generates an output clock (g) having an M-fold frequency of a reference clock (a).例文帳に追加

このディジタル位相同期ループ回路において、第２の分周器１８は、第１の位相比較器１０からの第１の同期制御信号(c),(d)にしたがって所定のマスタ・クロックを１／Ｎに分周して基準クロック(a)のＭ倍の周波数を有する出力クロック(g)を生成する。 - 特許庁

A plurality of ICs, each including a phase detector 13n, frequency dividers 1n1, 1n2, a charge pump 14n, and a lock detection circuit 16n are operated in parallel, and a composite control command signal obtained by composing outputs of a plurality of the phase detectors is output to a voltage controlled oscillator 310 via a loop filter 310.例文帳に追加

位相検波器１３ｎ，分周器１ｎ１，１ｎ２，チャージポンプ１４ｎ，ロック検出回路１６ｎを具備するＩＣを複数並列に動作させ，複数の位相検波器の出力を合成した合成制御指令信号をループフィルタ３１０を介して電圧制御発振器３１０に出力する。 - 特許庁

A high frequency clock VCLK is generated from a reference clock by a phase lock loop constituted of a phase comparator circuit 201, a low-pass filter 202, a voltage control oscillation circuit 203 and a programmable counter 204, and is frequency-divided by a 1/8 frequency divider circuit 206 so as to generate a pixel clock.例文帳に追加

位相比較回路２０１，ローパスフィルタ２０２，電圧制御発振回路２０３，プログラマブルカウンタ２０４によって構成する位相ロックループによって基準クロックから高周波クロックＶＣＬＫを生成し、これを１／８分周回路２０６によって分周して画素クロックを生成する。 - 特許庁

The phase locked loop circuit is provided with a voltage controlled oscillator 12, a reference clock 14, a control 20 that generates a selected signal, and a frequency divider 16 that receives either of two kinds of oscillator signals as an input signal.例文帳に追加

可変周波数発振器１２と、基準信号源１４と、選択信号を発生する制御ブロック２０と、上記二種の発振器信号の一つを入力信号として受ける周波数分割器１６とを備える。 - 特許庁

A current value of a charge pump 5 is set large by a charge pump current control unit 9, and the oscillation frequency of the voltage-controlled oscillator 7 is stabilized at the predetermined transmission frequency by a phase locked loop 3.例文帳に追加

チャージポンプ電流制御部９によってチャージポンプ５の電流値を大きく設定し、フェーズロックループ３により電圧制御発振器７の発振周波数を所定の送信周波数に安定化させる。 - 特許庁

In this phase synchronous circuit responding to a regenerative signal of an optical disk, a deciding means 28 generates a gain control signal in accordance with the magnitude of a phase error inputted to a loop filter, and a fast pulling operation and phase tracking whose noise is small are made possible by controlling coefficients (G, C1 and C2) deciding a response characteristic with it.例文帳に追加

光ディスクの再生信号に応答する位相同期回路において、ループフィルタに入力される位相誤差の大きさに応じて判定手段２８でゲインコントロール信号を生成し、これにより応答特性を決定する係数（Ｇ，Ｃ１，Ｃ２）を制御するように構成したので、高速引き込み動作と、ノイズの少ない位相トラッキングが可能である。 - 特許庁

A digital phase control loop circuit 120 receives both first and second fH signals and generates horizontal deflection control signals (HORDRIVE) for controlling the timing of the retrace period of the output stage 41 of a deflection circuit provided with the frequency 2×fH.例文帳に追加

デジタル位相制御ループ回路（１２０）がこれら第１と第２の両ｆ_H 信号を受入れて、周波数２×ｆ_H を有し、偏向回路の出力段（４１）のリトレース期間のタイミングを制御する水平偏向制御信号（ＨＯＲＤＲＩＶＥ）を発生する。 - 特許庁

To provide a delay locked loop (DLL) circuit capable of preventing quality of a demodulation signal from being deteriorated, by making the cycle of phase difference control variable to suppress generation of jitter although there is a conventional problem that the phase difference control can not follow up high-speed movement of a path, jitter becomes greater during despreading, and the quality of the demodulation signal may be deteriorated.例文帳に追加

従来は、位相差制御がパスの高速移動に追従できず、逆拡散の際にジッタが大きくなって、復調信号の品質が劣化してしまうという問題点があり、位相差制御の周期を可変として、ジッタの発生を抑制し、復調信号の品質の劣化を防ぐことができるＤＬＬ回路を提供する。 - 特許庁

The control part 50 secures gain margin and phase margin of an open loop frequency response characteristic from the input part 51 to the torque sensor 30 by prescribed values or more, and makes gain of a closed loop frequency response characteristic from the steering torque to an angle of the tire 5 higher than steady gain in a prescribed frequency band.例文帳に追加

制御部５０は、入力部５１からトルクセンサ３０までの開ループ周波数応答特性のゲイン余裕および位相余裕を所定値以上確保し、かつ、操舵トルクからタイヤ５の角度までの閉ループ周波数応答特性のゲインを所定の周波数帯において定常ゲインよりも高くする。 - 特許庁

This transceiver houses a direct conversion receiver, a voltage controlled oscillator, a phase-locked loop circuit, a digital control dividing circuit, a patch antenna for radio communication between a computer and other devices in a small-sized enclosure.例文帳に追加

本発明のトランシーバーは、直接変換受信器、電圧制御発振器、位相ロックループ回路、ディジタル制御分周回路、及び、コンピュータと他の装置との間の無線通信用のパッチアンテナが小型のエンクロージャーに収容されている。 - 特許庁

The semiconductor integrated circuit includes a PLL and a control unit 9, wherein the PLL includes a phase/frequency comparator 1, a loop filter 3, a voltage controlled oscillator (VCO) 8 and a frequency divider 6, and the VCO (8) includes a voltage/current converter (VIC) and a ring oscillator.例文帳に追加

ＰＬＬと制御ユニット９を具備し、ＰＬＬは位相周波数比較器１、ループフィルタ３、電圧制御発振器(ＶＣＯ)８、分周器６を含み、ＶＣＯ(８)は電圧電流変換器(ＶＩＣ)とリング発振器を含む。 - 特許庁

The transceiver has a direct conversion receiver, a voltage-controlled oscillator, a phase locked-loop circuit, a digital control dividing circuit, and a patch antenna for performing radio communication between a computer and the other devices, each being accommodated in a small enclosure.例文帳に追加

本発明のトランシーバーは、直接変換受信器、電圧制御発振器、位相ロックループ回路、ディジタル制御分周回路、及び、コンピュータと他の装置との間の無線通信用のパッチアンテナが小型のエンクロージャーに収容されている。 - 特許庁

A bias circuit 5 consists of a diode 11 and a resistor 12, and when it is connected to the side where the phase-locked loop of the device 3 is to be opened, the circuit 5 performs voltage limitation of an external control signal and outputs a specific voltage of reverse polarity.例文帳に追加

バイアス回路５は、ダイオード１１と抵抗１２から構成され切替器３の位相同期ループを開とする側に接続されたとき外部制御信号を電圧制限して逆極性の特定の電圧を出力する。 - 特許庁

A sampling phase detector 20 is used as a mixing means in a PLL control loop for setting the comparison frequency of an output frequency, and is operated as a harmonic down converter.例文帳に追加

出力周波数の比較周波数を設定するＰＬＬ制御ループ内の混合手段としてサンプリングフェーズディテクタ２０を用い、サンプリングフェーズディテクタ２０をハーモニックス・ダウンコンバータとして動作させることにより上記課題を解決する。 - 特許庁

To a PLL part provided with a VCO 21, a frequency divider 22, a phase comparator 23 and a loop filter 24, modulation is applied, by controlling the frequency division ratio of the frequency divider 22 with a frequency division ratio generation part 29, and the control voltage of the VCO 21 by a control signal generating part 30.例文帳に追加

ＶＣＯ２１と、分周器２２と、位相比較器２３と、ループフィルタ２４とを有するＰＬＬ部に対して、分周比生成部２９によって分周器２２の分周比を、制御信号生成部３０によってＶＣＯ２１の制御電圧を制御して変調を行う。 - 特許庁

The 1st synthesizer 10 and the 2nd synthesizer 11 set the natural frequency of a phase locked loop of their own to be higher in the case of the strong input state with an H level of the switching control signal in comparison with the case of the weak input state with an L level of the switching control signal.例文帳に追加

第１シンセサイザ１０および第２シンセサイザ１１では、強入力状態ではなく切換え制御信号がＬレベルであるときに比べて、強入力状態であり切換え制御信号がＨレベルであるときに自己が持つ位相同期ループの固有周波数を高く設定する。 - 特許庁

By a method for matching a phase lock loop (PLL) used for detecting frequencies with a distance control system, using changes in vibration frequencies to changes in the distance between the probe and the surface of the sample as a voltage control oscillator, and matching them with a reference frequency, the distance between the probe and the surface of the sample is controlled.例文帳に追加

周波数検出に用いる位相同期ループ（ＰＬＬ）を距離制御系と一致させ、プローブ・試料表面の距離変化に対する振動周波数の変化を電圧制御発振器として用い、基準周波数に合わせる方法によりプローブ・試料表面の距離制御を行なう。 - 特許庁

Based on a phase δ as operation amount for feedback control of estimated torque Te to required torque Tr and a basic norm Vn1 determined by open loop control in accordance with electrical angular velocity ω and the required torque Tr, an operation signal generation part 38 generates an operation signal of an inverter.例文帳に追加

推定トルクＴｅを要求トルクＴｒにフィードバック制御するための操作量としての位相δと、電気角速度ωおよび要求トルクＴｒに応じて開ループ制御によって定まる基本ノルムＶｎ１とに基づき、操作信号生成部３８では、インバータの操作信号を生成する。 - 特許庁

Based on a phase δ as operation amount for feedback control of estimated torque Te to required torque Tr and a basic norm Vn1 determined by open loop control in accordance with electrical angular velocity ω and the required torque Tr, an operation signal generation part 40 generates an operation signal of an inverter.例文帳に追加

推定トルクＴｅを要求トルクＴｒにフィードバック制御するための操作量としての位相δと、電気角速度ωおよび要求トルクＴｒに応じて開ループ制御によって定まる基本ノルムＶｎ１とに基づき、操作信号生成部４０では、インバータの操作信号を生成する。 - 特許庁

Hereby, the parallel control signal inputted through the parallel input terminal 12 is selected by a control signal selection circuit 14 and imparted to a PLL (phase locked loop) circuit 3, and the oscillation frequency of the VCO 1 which is an inspection object is changed, and the oscillation frequency variable region is confirmed.例文帳に追加

よって、このパラレル入力端子１２を介して入力されるパラレル制御信号が制御信号選択回路１４で選択されて、ＰＬＬ回路３に与えられ、検査対象となるＶＣＯ１の発振周波数が変更されて、発振周波数可変域が確認される。 - 特許庁

In this phase locked loop(PLL) provided with a digital control oscillator(DCO) 300, the DCO 308 receives a digital control signal generated by the PLL and an oscillator clock signal generated externally and generates an output signal with a higher frequency than that of the oscillator clock signal.例文帳に追加

デジタル制御発振器（ＤＣＯ）３０８を備えた位相同期ループ（ＰＬＬ）であり、ＤＣＯ３０８が、ＰＬＬによって生成されたデジタル制御信号と、外部生成された発振器クロック信号とを受信して、発振器クロック信号のものよりも大きな周波数を持つ出力信号を生成する。 - 特許庁

A phase comparator circuit 17 compares the vertical synchronizing signal of the read image data with a vertical synchronizing signal, written in the field memory/interpolation circuit 1 and gives a voltage, corresponding to the phase difference to a crystal oscillation circuit 13 as a control voltage via a loop filter 19 and a digital/analog converter 20.例文帳に追加

位相比較回路１７は、読み出される画像データの垂直同期信号と、フィールドメモリ／補間回路１に書き込まれる画像データの垂直同期信号とを比較し、その位相差に対応する電圧を、ループフィルタ１９およびＤ／Ａコンバータ２０を介し、水晶発振回路１３に、制御電圧として供給する。 - 特許庁

Moreover, the present circuit includes a phase-value calculator configured to calculate the temporally-varying-divider value based on the phase modulation signal, and a closed loop control circuit configured to track and filter the modulation of the dithered clock train to generate a second clock train that is the spread spectrum of the first mentioned clock train.例文帳に追加

本回路は更に、位相変調信号に基づいて、時間変動分周値を計算する位相値計算器、及び最初に述べたクロック列の拡散スペクトラムである第２のクロック列を生成するべく、ディザリングされたクロック列の変調をトラッキング及びフィルタリングするクローズドループ制御回路を有する。 - 特許庁

The apparatus is provided with a magnetron 11, a high-voltage DC stabilized power source 12, a directional coupler 18 for branching a portion 1a of a microwave 1, an attenuator 19 for attenuating the branched microwaves, and a phase-locked loop circuit 10 including a reference signal transmitter 13, a phase comparator 14 and an anode current control computing element 20.例文帳に追加

マグネトロン１１と、高圧直流安定化電源１２と、マイクロ波１の一部１ａを分岐する方向性結合器１８と、分岐したマイクロ波を減衰する減衰器１９と、基準信号発信器１３と位相比較器１４とアノード電流制御演算器２０とを有する位相同期回路１０とを備える。 - 特許庁

When the tuner unit is not selected for an input of the AV receiver, since the control signal is at an L level, a pulsed output voltage corresponding to a phase difference from the phase comparator 39 is not fed to the loop filter 40 to prevent a pulsed noise current from flowing to a ground.例文帳に追加

入力としてチューナー部が選択されていないときに、前記制御信号がＬレベルとされることにより、位相比較器３９からの位相差に対応したパルス状の出力電圧がループフィルタ４０に供給されなくなり、アースにパルス状のノイズ電流が流れることを防止することができる。 - 特許庁

A level adjustment amount of the digital signal in the equalizer part 10 is controlled by loop processing by the equalizer part 10, the sampler part 20 and the equalizer part 40, on the other hand, when phase difference between the clock signal CK and the digital signal is larger than a predetermined value, the control is stopped by the phase monitoring part 50.例文帳に追加

イコライザ部１０、サンプラ部２０およびイコライザ制御部４０によるループ処理により、イコライザ部１０におけるデジタル信号のレベル調整量の制御が行われるが、一方で、クロック信号ＣＫとデジタル信号との間の位相差が所定値より大きいときには当該制御が位相モニタ部５０により停止される。 - 特許庁

In a DLL operation mode, a delay locked loop circuit is constituted of a variable delay circuit 110, a phase comparison circuit 120, a shift logic circuit 180, a delay control value retention circuit 170, a variable constant current circuit 140, and a voltage generation circuit 150.例文帳に追加

ＤＬＬ動作モードでは、可変遅延回路１１０と、位相比較回路１２０と、シフト論理回路１８０と、遅延制御値保持回路１７０と、可変定電流回路１４０と、電圧生成回路１５０とによりディレイロックドループ回路が構成される。 - 特許庁

This memory device includes a command decoder for generating a power-down signal responding to a power-down command, a mode register for storing power-down exit information, a clock synchronization circuit such as a DLL (delayed locked loop) or PLL (phase locked loop) circuit for generating an internal clock signal synchronized with an external clock signal, and a control part for controlling the DLL or PLL circuit.例文帳に追加

メモリ装置はパワーダウン命令に応答してパワーダウン信号を発生する命令デコーダと、パワーダウン脱出情報を貯蔵するモードレジスタと、外部クロック信号に同期される内部クロック信号を発生するＤＬＬまたはＰＬＬ回路のようなクロック同期化回路と、ＤＬＬまたはＰＬＬ回路を制御する制御部とを含む。 - 特許庁

A synchronous tracking circuit makes a reverse diffusion code train of a receiving end track a diffusion code train of a sending end, synchronizing with it in phase and is equipped with a DDL(Delay Locked Loop) circuit 11 which makes synchronous tracking through a DDL control and an interference component estimating part 12 which estimates the components of the other paths interfering with a prescribed target path out of multi paths.例文帳に追加

受信側の逆拡散符号列の位相を送信側の拡散符号列の位相に同期して追跡させる同期追跡回路であり、同期追跡をDLL(Delay Locked Loop)制御により行なうDLL回路１１とマルチパスのうち所定の着目パスに対する他パスからの干渉成分を推定する干渉成分推定部１２を備えている。 - 特許庁

Based on a phase δ as an operation amount for feedback control of an estimated torque Te to a request torque Tr, a norm Vn determined by open loop control in accordance with an electrical angle speed ω and the request torque Tr and a detection value of a rotating angle θ, an operation signal generation part 25 generates an operation signal of an inverter.例文帳に追加

推定トルクＴｅを要求トルクＴｒにフィードバック制御するための操作量としての位相δと、電気角速度ωおよび要求トルクＴｒに応じて開ループ制御によって定まるノルムＶｎと、回転角度θの検出値に基づき、操作信号生成部２５では、インバータの操作信号を生成する。 - 特許庁