「pixel parallel processing」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To impart a proper pixel level value to an interpolation target pixel lost in an image read by scanning a plurality of parallel pixel reading elements, and to achieve easy and high-speed processing.例文帳に追加

並列された複数の画素読取素子を走査して読み取った画像中で欠損した補間対象画素に的確な画素レベル値を付与すると共に、簡便かつ高速な処理の実現を図ること。 - 特許庁

In addition, the defective pixel detection processing includes the step of determining whether a length of the abnormal pixel block continuing in parallel in the longitudinal/lateral direction of an image is smaller than a first threshold value Th1 and is greater than a second threshold value Th2 (152), and whether no other abnormal pixel block is found (154) on the same line.例文帳に追加

また、画像の縦／横方向に平行に連続した異常画素塊の長さが第１閾値Th1より小かつ第２閾値Th2かつ大で(152)、同一ラインに他の異常画素塊が無い(154)か否か判定する。 - 特許庁

The reduction processing section 53 has three filtering circuits 531, 532 and 533 which can perform reduction processing in parallel, and pixel number reduction circuits 534, 535 and 536.例文帳に追加

縮小処理部５３は、並行して縮小処理を実行することができる３つのフィルタ処理回路５３１，５３２，５３３とピクセル数減少回路５３４，５３５，５３６とを有する。 - 特許庁

The solid state imaging device reads out the pixel signals of pixels in the first row in the order of column during horizontal read-out period, and holds the pixel signals of pixels in the second row in parallel in a signal processing section.例文帳に追加

固体撮像装置は、第１の行の画素の画素信号を水平読出期間に列順に読み出すとともに第２の行の画素の画素信号を信号処理部に並列に保持させる。 - 特許庁

A graphics processor includes plural processor cores for performing processing on each of plural pixel data items in parallel, a register shared by the plural processor cores, a register control unit for controlling the register, and a pixel holding memory for holding the pixel data.例文帳に追加

グラフィックスプロセッサは、複数の画素データそれぞれの処理を並列して行う複数のプロセッサコアと、複数のプロセッサコアにより共有されるレジスタと、レジスタを制御するレジスタ制御部と、画素データを保持する画素保持メモリとを備える。 - 特許庁

The pixel signal of a reading period of n lines is compared with a reference signal for digitizing this pixel signal and count processing is performed at any one of down or up modes in parallel to the comparing processing, and a count value at the time of completion of the comparing processing is held.例文帳に追加

ｎ行の読出期間の画素信号と、この画素信号をデジタル化する参照信号とを比較するとともに、この比較処理と並行してダウン／アップの何れかのモードでカウント処理を行ない、比較処理が完了した時点のカウント値を保持する。 - 特許庁

The image data are output in parallel to a screen processing section 220 at every four pixels in the order of the pixel data in an odd line and an odd row, the pixel data in the odd line and an even row, the pixel data in an even line and the odd row, and the pixel data in the even line and the odd line.例文帳に追加

そして、この画像データを奇数ライン及び奇数列の画素データ、奇数ライン及び偶数列の画素データ、偶数ライン及び奇数列の画素データ、偶数ライン及び奇数ラインの画素データといった順に４画素ずつスクリーン処理部２２０に並列出力する。 - 特許庁

A signal processing section 282 receives 10-bit pixel data D0 via a horizontal signal line 18, applies predetermined signal processing to the data, and transmits the result to a switching section 284 as data of a parallel form.例文帳に追加

信号処理部２８２は、水平信号線１８を介して１０ビットの画素データＤ０を受け取り、所定の信号処理をして切替部２８４にパラレル形式のデータとして渡す。 - 特許庁

To print a pixel to be converted while smoothing by processing a plurality of line data in parallel.例文帳に追加

変換対象画素のスムージングに際して、参照ウィンドウ領域のサイズ及び周辺画素のパターンの組み合わせによりスムージング部のロジックが膨大になってしまう。 - 特許庁

The screen processing section 220 carries out a screen process 222 and a binary-coding process 224 to the pixel data output in parallel, and conducts an output to a writing control unit.例文帳に追加

スクリーン処理部２２０は、この並列出力される画素データにスクリーン処理２２２と２値化処理２２４とを施し、書き込み制御部に出力する。 - 特許庁

To reduce time for processing and to reduce deterioration of an image quality by dividing a multi-pixel image and applying trapezoid correction to the same in parallel.例文帳に追加

多画素の画像を分割して台形補正処理を並列に行うことにより、処理に要する時間を短縮する、または画質劣化を低減する。 - 特許庁

To accelerate processing by locating a plurality of IC blocks in parallel and making them operate substantially simultaneously which perform image processing (color processing, including pixel interpolation, JPEG compression, and thinning processing) of an image sensor with a plurality of outputs and a digital camera.例文帳に追加

複数出力をもつ撮像素子とデジタルカメラの画像処理（画素補間を含むカラー処理、ＪＰＥＧ圧縮、間引き処理）を行うＩＣブロックを複数個並列に配置してほぼ同時に動作させることにより、処理の高速化を図る。 - 特許庁

An operation data processing unit 11B compares the pixel signal of a reading period of n lines with a reference signal RAMP, performs count processing at any of down and up modes in parallel to this comparing processing, and holds a count value at the time of completion of the comparing processing.例文帳に追加

演算データ処理部１１Ｂでは、ｎ行の読出期間の画素信号と参照信号RAMPとを比較するとともに、この比較処理と並行してダウン／アップの何れかのモードでカウント処理を行ない、比較処理が完了した時点のカウント値を保持する。 - 特許庁

To accelerate the speed of processing by locating a plurality of IC blocks, which carry out image processing (color processing containing pixel interpolation, JPEG compression, and thinning processing) of an image pickup element and a digital camera having a plurality of outputs in parallel at the same time.例文帳に追加

複数出力をもつ撮像素子とデジタルカメラの画像処理（画素補間を含むカラー処理、ＪＰＥＧ圧縮、間引き処理）を行うＩＣブロックを複数個並列に配置してほぼ同時に動作させることにより、処理の高速化を図る。 - 特許庁

To provide a digital camera and a control method of the same capable of accelerating processing by disposing a plurality of IC blocks in parallel and making them operate substantially simultaneously which perform image processing (color processing, including pixel interpolation, JPEG compression, and thinning processing) of a digital camera and an image sensor with a plurality of outputs.例文帳に追加

複数出力をもつ撮像素子とデジタルカメラの画像処理（画素補間を含むカラー処理、ＪＰＥＧ圧縮、間引き処理）を行うＩＣブロックを複数個並列に配置してほぼ同時に動作させることにより、処理の高速化を図る。 - 特許庁

To provide a figure drawing device using a multithread type pixel shader, capable of concealing latency of memory access by performing memory access and original operation processing of the pixel shader in parallel.例文帳に追加

メモリアクセスとピクセルシェーダ本来の演算処理を並列に実行することにより、メモリアクセスのレイテンシを隠蔽することを可能とする、マルチスレッド型のピクセルシェーダを用いた図形描画装置を提供することを目的とする。 - 特許庁

A pixel signal in a first accumulating period is compared with a reference signal RAMP, count processing is performed at any of down and up modes in parallel to this comparing processing, and a count value at the time of the completion of the comparing processing is held.例文帳に追加

第１の蓄積期間下の画素信号と参照信号RAMPとを比較するとともに、この比較処理と並行してダウン／アップの何れかのモードでカウント処理を行ない、この比較処理が完了した時点のカウント値を保持する。 - 特許庁

Since a weight mean processing 30 having both effects of a smoothing filter and sharpening filter is independent of a type and a position of a pixel being an interpolation object and can omit an intermediate storage (or recording) unit, the processing 30 is suitable for parallel processing and a low cost processing.例文帳に追加

本発明における平滑化フィルタと鮮鋭化フィルタ両方の効果を持つ荷重平均処理は、補間対象のピクセルの種類や位置に依存せず、さらに中間記憶（あるいは記録）装置を省略できるので、処理の並列化および低コスト化に適している。 - 特許庁

To provide an imaging apparatus and an imaging method for attaining high speed processing by arranging a plurality of IC blocks in parallel and activating them almost at the same time, each IC block carrying image processing (color processing including pixel interpolation, JPEG compression, and interleaving processing) for an imaging element having a plurality of outputs and a digital camera.例文帳に追加

複数出力をもつ撮像素子とデジタルカメラの画像処理（画素補間を含むカラー処理、ＪＰＥＧ圧縮、間引き処理）を行うＩＣブロックを複数個並列に配置してほぼ同時に動作させることにより、処理の高速化を図る。 - 特許庁

Signal processing at a high frame rate photographed by the high pixel imaging element is performed in parallel with the other signal processes to attain the recording of the consecutive image of a large capacity.例文帳に追加

高画素撮像素子で撮影される高フレームレートの信号処理を他の信号処理と並行して行うことで、大容量の連続画像の記録を可能にする。 - 特許庁

The dummy output period is provided to secure a period in which interpolation processing is performed, and consequently readout processing for a pixel signal from the solid-state imaging device 10 and write processing to a line buffer memory 312, and horizontal interpolation processing in a horizontal interpolation processing part 314 and vertical interpolation processing in a vertical resolution conversion processing part 320 are performed simultaneously in parallel.例文帳に追加

ダミー出力期間を設けることで、補間処理を行なう期間を確保し、これにより、固体撮像素子１０からの画素信号の読出処理やラインバッファメモリ３１２への書込処理と水平補間処理部３１４における水平補間処理や垂直解像度変換処理部３２０における垂直補間処理とを同時並行的に実施する。 - 特許庁

The figure drawing device comprises a vertex shader 300 to perform processing of vertex data, a viewport clipping circuit 301, a setup circuit 302, a rasterizer 303, a texture memory 305 to store texture data, a frame buffer 306 to store pixel data, and a multithread shader 304 to generate pixel threads of a pixel unit by accessing the pixel data and the texture data, to perform parallel processing.例文帳に追加

図形描画装置は、頂点データを処理する頂点シェーダ３００と、ビューポートクリッピング回路３０１と、セットアップ回路３０２と、ラスタライザ３０３と、テクスチャデータを保存するテクスチャメモリ３０５と、ピクセルデータを保存するフレームバッファ３０６と、ピクセルデータとテクスチャデータにアクセスしてピクセル単位のピクセルスレッドを生成して並列処理するマルチスレッドシェーダ３０４とを備えている。 - 特許庁

When the non- plotting pixel-including flag is 'non-including', since it is not necessary to wait the judgement of whether a certain pixel is non-plotting or not, processing such as reference of a Z buffer and processing such as reference of a texture memory can be parallel executed and three-dimensional plotting processing can be executed at high speed.例文帳に追加

非描画ピクセル含有フラグが「非含有」である場合は、あるピクセルが非描画であるか否かの判断を待ち合わせる必要がないため、Ｚバッファの参照等の処理とテクスチャ・メモリの参照等の処理とを並列的に実行することができ、３次元描画処理を高速に実行することができる。 - 特許庁

To provide a circuit for generating a pulse width modulation signal or a pulse phase modulation signal representing the difference between two analog values and to provide also a processing unit circuit which is of a small area and power saving and is fast in an image processing system characterized in applying the circuit to image processing and making a pixel parallel operation type processing unit update a state by an operation with an adjacent pixel processing unit.例文帳に追加

２つのアナログ値の差を表すパルス幅変調信号またはパルス位相変調信号を生成する回路を提供するとともに，これを画像処理に適用し，画素並列動作型の処理ユニットが隣接画素処理ユニットとの演算により状態を更新することを特徴とする画像処理方式において，小面積・省電力・高速な処理ユニット回路を提供する。 - 特許庁

A parallel array architecture for a graphics processor includes: a multithreaded core array including a plurality of processing clusters, each processing cluster including at least one processing core for executing a pixel shader program that generates pixel data from coverage data; a rasterizer for generating coverage data for each of a plurality of pixels; and pixel distribution logic for distributing the coverage data from the rasterizer to one of the processing clusters in the multithreaded core array.例文帳に追加

グラフィックスプロセッサの並列アレイアーキテクチャは、複数の処理クラスタを含み、各処理クラスタがカバレッジデータから画素データを生成するピクセルシェーダープログラムを実行する少なくとも１個の処理コアを含む、マルチスレッド型コアアレイと、複数の画素のうちの１画素毎にカバレッジデータを生成するラスタライザと、ラスタライザからマルチスレッド型コアアレイ中の処理クラスタのうちの１つにカバレッジデータを配信する画素分配ロジックとを含む。 - 特許庁

A feature point calculation part 241 executes calculation of a threshold for binarizing processing and binarizing processing of an image in parallel for each pixel block, executes labeling processing and the feature point extraction of a connected regions in parallel for each notice line and outputs the extracted feature point to a feature point calculation part 242.例文帳に追加

特徴点算出部２４１は、二値化処理のための閾値の算出及び画像の二値化処理を画素ブロック毎に並行して行い、二値画像に基づいてラベリング処理及び連結領域の特徴点抽出を注目ライン毎に並行して行い、抽出した特徴点を特徴量算出部２４２へ出力する。 - 特許庁

To perform calculation of a gray scale image more quickly than before, using a drawing processor capable of performing filter processing for each of multiple elements included in a pixel, in parallel.例文帳に追加

画素に含まれる複数の要素毎に並列でフィルタ処理が可能な描画プロセッサを用いて、従来よりも高速に、グレースケール画像の演算を可能にすることを目的とする。 - 特許庁

When a reference pixel to be used in a selected inter-prediction mode is not encoded in the case where sub-macroblock is subjected to parallel processing in intra-prediction encoding, a reference pixel is acquired from an input image and an inter-prediction error is calculated.例文帳に追加

イントラ予測符号化においてサブマクロブロックを並列処理する場合に、選択したインター予測モードで使用すべき参照画素が符号化されていない場合は、入力画像から参照画素を取得してインター予測誤差を算出する。 - 特許庁

An accordance processing module scans a plurality of scan windows to the row direction in parallel, calculates a light/shade difference of a pixel area based on a shape of a Haar feature, verifies accordance between the calculated light/shade difference of the pixel area and a light/shade difference of the Haar feature, and executes the processing of calculating the cumulative value q_k that is a verification result of the accordance to the row direction in parallel.例文帳に追加

そして、一致処理モジュールは、複数のスキャンウィンドウを行方向に並行して走査し、Ｈａａｒ特徴の形状に基づく画素領域の明暗差を演算し、その演算した画素領域の明暗差とＨａａｒ特徴の明暗差との一致を検証し、その一致の検証結果である累積値ｑ_ｋを演算する処理を行方向に並行して実行する。 - 特許庁

This solid-state imaging unit has a pixel part 100 where pixels 101 including a photoelectric conversion part are arrayed in a matrix and two or more analog-digital converters (ADC) 112 for one pixel column of the pixel part, distributes outputs from a plurality of pixels of the pixel column and inputs the output to two or more ADCs to thereby realize acceleration by parallel processing or a decrease in irregularities by scrambling.例文帳に追加

光電変換部を含む画素１０１がマトリクス状に配列された画素部１００と、画素部の一画素列に対して２つ以上設けられたアナログ−デジタル変換器（ＡＤＣ）１１２と、を有し、画素列の複数の画素からの出力を振り分けて、２つ以上のＡＤＣに入力することで、並列処理による高速化もしくはスクランブル化によるばらつきの低減を実現する。 - 特許庁

To further increase speed and reduce power consumption by reducing computational complexity in processing or determination and a memory capacity required for storing pixel values, in parallel filtering for reducing block noise.例文帳に追加

ブロックノイズを低減するためのフィルタ処理を並列に実行する際に、処理や判定の演算量、画素値の保存に必要なメモリ量を削減することで、より一層の高速化と消費電力の削減を実現する。 - 特許庁

As for an image, parallel simple prediction processing compares an 1 (one) encoded pixel and a plurality of pixels of interest following the 1 pixel in a line for encoding with a plurality of pixels having a position corresponding to these pixels in a line for which encoding has been performed just before the line for encoding, and determines whether both are in agreement.例文帳に追加

並列簡易予測処理より、符号化対象ラインにおける符号化済みの１画素および当該１画素に連続する複数の注目画素と、これらの画素に位置が対応する、符号化対象ラインの直前に符号化が行われたラインの複数画素とを比較し、両者が一致しているか否かを判定する。 - 特許庁

To make an area extraction function easily includable in a circuit for acquiring area boundary information in pixel parallel processing by providing a method for sequentially and fast extracting closed areas defined on the basis of area boundary pixel information at temporally different timing and a device composed of a circuit for performing the method.例文帳に追加

領域境界画素情報に基づいて定義される閉領域を，時間的に異なったタイミングで順次，高速に抽出する方法，およびそれを実行する簡易な回路よりなる装置を提供し，画素並列処理で領域境界情報を獲得する回路に領域抽出機能を容易に組み込み可能にする。 - 特許庁

Error dispersion processing is performed for plural continuous pixels in parallel, while preventing degradation of the image quality by a simple constitution in which the same error dispersion pattern is used and a threshold is changed for each pixel.例文帳に追加

本発明は，同一の誤差拡散パターンを用いながら，画素毎にしきい値を変更するという簡素な構成により，画質の劣化を防止しながら，複数の連続した画素に対して並列的に上記誤差拡散処理を行うことを図ったものである。 - 特許庁

When all pixels of one line are determined to have the other value, a second processor executes main labeling processing for replacing the temporary label number given to each pixel in a connection area composed of connected pixels having the one value to a main label number different for each connection area in parallel with the temporary labeling processing.例文帳に追加

第２のプロセッサは、１ライン全ての画素が他方の値であると判断されたとき、仮ラベル付処理と並行して、一方の値の画素が連結してなる連結領域の各画素に付与された仮ラベル番号を、連結領域毎に異なる本ラベル番号に置き換える本ラベル付処理を実行する。 - 特許庁

This high-speed visual sensor is provided with an A/D converter array 13 where one A/D converter 210 corresponds to a photodetector 120 of each array of a photodetector array 11 and with a parallel processing unit 14 consisting of an arithmetic element 400 having an information register 410 latching position information of a pixel in the inside and corresponding one to one to each photodetector 120.例文帳に追加

受光素子アレイ１１の各列の受光素子１２０に対して１個のＡ／Ｄ変換器２１０を対応させたＡ／Ｄ変換器アレイ１３と、受光素子１２０と１対１に対応し、内部に画素の位置情報を保持する情報レジスタ４１０を有する演算素子４００からなる並列処理機構１４とを備えている。 - 特許庁