「processor bus」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide an adjustment circuit and a data processor ensuring the fairness of bus access.例文帳に追加

バスアクセスの公平性を確保した調停回路およびデータ処理装置を提供する。 - 特許庁

To detect unauthorized access between programs by using a bus monitor built in a processor device.例文帳に追加

プロセッサデバイスに内蔵されるバスモニタを使用してプログラム間の不正アクセスを検出する。 - 特許庁

Energy devices are integrated on the system communication bus, and each has a memory and a processor.例文帳に追加

各エネルギ装置は、システム通信バス上に一体化されており、メモリおよびプロセッサを有する。 - 特許庁

BUS BRIDGE, DEVICE AND METHOD FOR CONTROLLING CACHE COHERENCE, PROCESSOR UNIT AND MULTIPROCESSOR SYSTEM例文帳に追加

バスブリッジ、キャッシュコヒーレンシ制御装置、キャッシュコヒーレンシ制御方法、プロセッサユニット、マルチプロセッサシステム - 特許庁

CONTROLLER HAVING MAIN MICROPROCESSOR AND PROCESSOR INTERFACE TO BUS TRANSMITTING/RECEIVING UNIT例文帳に追加

メインマイクロプロセッサと、バス送受信ユニットに対するプロセッサインタフェースとを有する制御装置 - 特許庁

All communications between components flow over this bus, under the control of the processor 例文帳に追加

構成装置間の通信はすべて,(中央)処理装置の制御下で,このバス(母線)を通る - コンピューター用語辞典

Single-cluster shared processor bus provides fast interprocessor communications and data transfer. 例文帳に追加

単一クラスタの共用プロセッサ・バスは,高速のプロセッサ間通信およびデータ転送を提供する． - コンピューター用語辞典

A memory interface circuit A is provided between a processor and a memory M; and the memory interface A and processor P are connected through an address bus 100, a data bus 103, etc., and the memory interface circuit A and memory M are connected through an address bus 110, a data bus 112, etc.例文帳に追加

プロセッサＰとメモリＭ間に、メモリインタフェース回路Ａを設け、メモリインタフェース回路ＡとプロセッサＰとはアドレスバス１００、データバス１０３等を介して接続され、また、メモリインタフェース回路ＡとメモリＭとはアドレスバス１１０、データバス１１２等を介して接続されている。 - 特許庁

A bus monitoring part 6 monitors request information to be issued to the bus according to effective data waiting notice from the part 5, performs a bus occupation instruction until the next request information is issued from the processor to the bus, and releases the bus occupation instruction when the next request information is issued to the bus.例文帳に追加

バス監視部６は、保留事象検出部５からの有効データ待ち通知により、バスに発行されるリクエスト情報の監視を行い、プロセッサから次のリクエスト情報がバスに発行されるまでバス占有指示を行い、次のリクエスト情報がバスに発行されるとバス占有指示を解除する。 - 特許庁

An integrated circuit 100 is provided with a shared memory 104 connected to a bus 101, an audio/demultiplexing processor 106 for performing access through the bus to the shared memory, a video processor 105 for performing access through the bus to the shared memory, and for executing much heavier processing and an exclusive memory 110 to which the video processor performs access without using the bus.例文帳に追加

集積回路１００は、バス１０１に接続される共用メモリ１０４と、バスを介して共用メモリにアクセスするオーディオ・多重分離プロセッサ１０６と、バスを介して共用メモリにアクセスし、かつ、より重い処理を実行するビデオプロセッサ１０５と、ビデオプロセッサにより、バスを介さずにアクセスされる専用メモリ１１０を備える。 - 特許庁

By monitoring transactions on a bus line for combining a processor with a processor or a processor with a memory, an optional transaction is generated to a specific transaction, to thereby realize easily transaction contention on the bus line.例文帳に追加

プロセッサ対プロセッサ、プロセッサ対メモリを結合する、バスライン上のトランザクションを監視することによって、特定のトランザクションに対して任意のトランザクションを発生させ、バスライン上のトランザクション競合を容易に実現する。 - 特許庁

A true unidirectional bus is generated by gating the bi-directional bus so as to be a bus exclusive for device output and gating an alternative device input bus to a processor input bus for high performance operation in which high cost for high band width is justified.例文帳に追加

高帯域幅のための高コストが正当化される高性能動作のためには、両方向バスを、デバイス出力専用バスになるようにゲーティングし、代替デバイス入力バスを、プロセッサ入力バスにゲーティングして、真の単一方向バス構造を作る。 - 特許庁

The three-forked connection control means 103 is provided with a bus/memory connection controller to which the address buses and control buses of the processor bus 111, the memory bus 112, and the system bus 113 are connected for transferring the addresses and control signals to one another, and for generating a data bus control signal.例文帳に追加

この三叉路接続コントロール手段103は、プロセッサバス111、メモリバス112、システムバス113のそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラを有する。 - 特許庁

The means 103 connected to respective address buses and control buses of the processor bus 111, the memory bus 112 and the system bus 113 has a bus/memory connection controller 401 for mutually transferring address and control signals and generating a data bus control signal.例文帳に追加

この三叉路接続コントロール手段(103)は、プロセッサバス(111)、メモリバス(112)、システムバス(113)のそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号(420)を発生するバス・メモリ接続コントローラ(401)を有する。 - 特許庁

To notify the external equipment of an information processor of communication failure contents generated in a communication bus in the information processor.例文帳に追加

情報処理装置内の通信バスに生じた通信障害内容を前記情報処理装置の外部機器に通知する。 - 特許庁

The processor 1 is externally provided with a common bus 92 connecting the common bus IF 92 to be used for sharing/exchanging data, a trigger signal generator 7 for generating a trigger signal to start the DMA processor 14 and a trigger signal transmission bus 8 for transmitting the trigger signal to the DMA processor 14 of each processor 1.例文帳に追加

更に、プロセッサ１の外部に、共通バスＩＦ１５同士を接続してデータの共有・交換に使用される共通バスＩＦ１５と、ＤＭＡプロセッサ１４を起動するトリガ信号を発生するトリガ信号発生器７と、このトリガ信号を各プロセッサ１のＤＭＡプロセッサ１４に伝達するトリガ信号伝達バス８とを備える。 - 特許庁

The host bridge 31 plays the role of a bridge between the host bus 501 and the standard I/O bus 600, and monitors the operation of the processor part 2.例文帳に追加

ホストブリッジ３１はホストバス５０１と標準Ｉ／Ｏバス６００との間のブリッジの役割を果し、プロセッサ部２の動作を監視する。 - 特許庁

To reduce frame omission, when image data are continuously transferred to a PCI bus in an image processor using the PCI bus.例文帳に追加

ＰＣＩバスを使った画像処理装置において、連続的に画像データをＰＣＩバスへ転送する際のコマ落ちを極力減らす。 - 特許庁

In the arithmetic processor 1, the ALU includes an operand input data bus for receiving operand data and a result data output bus for returning the results of the arithmetic operations.例文帳に追加

ＡＬＵは、オペランドデータを受信するオペランド入力データバスと、算術演算の結果を戻す結果データ出力バスとを有する。 - 特許庁

A semiconductor integrated circuit 1 according to one embodiment includes a processor 2, a switch section 3, a first bus 7, a second bus, and a memory 14.例文帳に追加

実施形態の半導体集積回路１は、プロセッサ２と、スイッチ部３と、第１バス７と、第２バス１２と、メモリ１４とを備える。 - 特許庁

When a processor 51 sends access information to a bus 41, a memory control unit 12 of the bus controller 1 acquires the access information.例文帳に追加

プロセッサ５１がアクセス情報をバス４１に送出すると、バス制御装置１のメモリ制御部１２は、このアクセス情報を取得する。 - 特許庁

When a processor connected to the bus 100 outputs 'M' data to the bus 100, the cache 1 stores a cache state at 'M1'.例文帳に追加

ホストバス１００に接続されたプロセッサが”Ｍ”データをホストバス１００に出力すると、外部キャッシュ１は、キャッシュ状態を”Ｍ１”に保持する。 - 特許庁

To supply information supplied from a second external bus in the power supply interrupting state of a data processor to an external device on a first bus.例文帳に追加

データプロセッサの電源遮断状態で第２外部バスから供給された情報を第１バス上の外部デバイスに供給する。 - 特許庁

A data processor 1 has a bus controller 6 for performing control for external bus access in response to the request of a central processing unit(CPU) 3.例文帳に追加

データプロセッサ（１）は、中央処理装置（３）の要求に応答して外部バスアクセスのための制御を行うバスコントローラ（６）を有する。 - 特許庁

To provide a mechanism, with a small circuit volume, for blocking an access to an illegal address from a bus master device connecting to a system bus of a processor.例文帳に追加

プロセッサのシステムバスに接続するバスマスタデバイスからの、不正アドレスへのアクセスを遮断する機構を、少ない回路量で実現する。 - 特許庁

The information processor includes: multiple bus slaves; a bus master that outputs address data having a base address value for specifying arbitrary bus slave, and an offset address value for specifying access position in the specified bus slave.例文帳に追加

本発明にかかる情報処理装置は、複数のバススレーブと、任意のバススレーブを特定するベースアドレス値及び特定したバススレーブ内のアクセス位置を特定するオフセットアドレス値を含むアドレスデータを出力するバスマスタを備える。 - 特許庁

When the information processor 100 is powered on, a connection device retrieval part 11 retrieves bus type connection devices connected to an extension bus B of the information processor 100.例文帳に追加

情報処理装置１００の電源が投入されると、接続デバイス検索部１１は、この情報処理装置１００の拡張バスＢに接続されたバス型接続デバイスの検索を実行する。 - 特許庁

And in this case, the data to be transferred by using the processor interface bus 34 is indicated whether it is stored in the main memory 36 or not by a main memory controller to be communicated with the processor interface bus 34.例文帳に追加

プロセッサ・インターフェース・バス上で第２信号をアサートし、プロセッサ・インターフェース・バスを用いて転送すべきデータは、メイン・メモリ・コントローラによって、メイン・メモリ内に格納すべきか否かを示す。 - 特許庁

A processor 11, if it can access a shared memory 15 through a memory bus 17, sets an identification number of the processor 11 in an address signal line of the memory bus 17 and acquires an exclusive right of use.例文帳に追加

プロセッサ１１は、メモリバス１７を介して共有メモリ１５にアクセスできた場合、メモリバス１７のアドレス信号線にプロセッサ１１の識別番号を設定して排他使用権を獲得する。 - 特許庁

The error signal changing device responds to an error signal from an I/O bus, substitutes decided response for it and makes bus error exception processing by means of processor software unnecessary by transferring not a bus error signal but the decided response to the processor.例文帳に追加

エラー信号変更器は、Ｉ／Ｏバスからのエラー信号に応答し、決定した応答に置換し、バス・エラー信号ではなく、決定した応答をプロセッサに渡すことにより、プロセッサ・ソフトウエアによるバス・エラー例外処理を不要とする。 - 特許庁

An information processor comprises a sequence security circuit operated by a protocol different from that of a bus connected to a CPU, the sequence security circuit connected to the same bus as connected to a bus master for performing write-DMA.例文帳に追加

ＣＰＵが接続されるバスとは異なるプロトコルによって動作し、ライトＤＭＡを行うバスマスタが接続されるのと同じバスに接続される順序保障回路を備える。 - 特許庁

An emulation circuit 20 is connected by an information processor 10 including a CPU 11, a memory 12 and an I/O device 13, an address bus 31, a data bus 32 and a control bus 33.例文帳に追加

エミュレーション回路２０は、ＣＰＵ１１、メモリ１２およびＩ／Ｏ装置１３を含む情報処理装置１０と、アドレスバス３１、データバス３２およびコントロールバス３３により接続されている。 - 特許庁

The processor device 11 which has received the signal 16 for transferring the bus use right immediately regains the bus use right under its own control, and the switching of the bus arbitration circuit is completed.例文帳に追加

このバス使用権を明け渡す信号１６を受けたプロセッサ装置１１は、直ちにバス使用権を自らの制御のもとに取り戻すことにより、バス調停回路の切替えが完了する。 - 特許庁

To properly process a bus error caused in an instruction bus or data bus of a CPU having a Harvard architecture as regards an error processing method and an information processor.例文帳に追加

本発明は、エラー処理方法及び情報処理装置に関し、ハーバードアーキテキチャを有するＣＰＵの命令バス又はデータバスで発生したバスエラーを適切に処理可能とすることを目的とする。 - 特許庁

A processor bus 111 connected to plural processors 101, a memory bus 112 connected to a main memory 104 and a system bus 113 connected to plural I/O devices 105 are connected to a three-line connection control means 103.例文帳に追加

プロセッサ(101)が接続されたプロセッサバス(111)と、メインメモリ(104)が接続されたメモリバス(112)と、入出力デバイス(105)が接続されたシステムバス(113)とが三叉路接続コントロール手段(103)に接続される。 - 特許庁

Further the processor model defines data to be communicated with an external bus model as a transaction, transfers information including a bus use request, an address, data transfer quantity, and read/write segment to the bus model, and when bus use permission is obtained from the bus model, collectively transfers the transaction.例文帳に追加

さらに、プロセッサモデルが外部のバスモデルと通信するデータをトランザクションとして定義し、プロセッサモデルはバス使用リクエスト、アドレス、データ転送量、リード／ライト区分を含む情報をバスモデルへ渡し、バスモデルからバス使用許可が得られるとトランザクションを一括して転送する。 - 特許庁

DIGITAL INTERFACE DEVICE, AND INTER-INFORMATION-PROCESSOR BUS CONTROL METHOD TO BE CONDUCTED BY USING THE SAME例文帳に追加

ディジタルインターフェース装置及びそれを用いて行う情報処理装置間のバスの制御方法 - 特許庁

To reduce the occupation ratio of an I/O bus and the load of a processor in a transmission control module.例文帳に追加

ＩＯバスの占有率を低減し、伝送制御モジュールにおけるプロセッサの負担を軽減する。 - 特許庁

A 1553 self-checking logic manages data communication between a 1553 bus transceiver and a self-checking processor pair.例文帳に追加

１５５３自己検査論理は、１５５３バストランシーバと自己検査プロセッサペアとのデータ通信を管理する。 - 特許庁

To improve plotting performance by effectively utilizing a data bus in a plotting processor.例文帳に追加

描画プロセッサにおいて、データバスを有効に活用することによって、描画性能を向上させる。 - 特許庁

By the method and system, a processor 12 and a system memory are connected to a system bus 20.例文帳に追加

本発明の方法およびシステムによれば、プロセッサとシステム・メモリがシステム・バスに接続される。 - 特許庁

The interface 6 detects access from the incorporated processor 1 to the external device and asserts a bus request.例文帳に追加

インタフェース６は、内蔵プロセッサ１による外部デバイスへのアクセスを検出し、バスリクエストをアサートする。 - 特許庁

To provide an improved cache coherence protocol for a large-scale multiple-bus multi-processor system.例文帳に追加

大規模な多重バスマルチプロセッサシステムのための改善されたキャッシュコヒーレンスプロトコルを提供する。 - 特許庁

In this information processor, a TV tuner capture unit 123 has a plurality of processing units including a bus interface unit 234.例文帳に追加

ＴＶチューナ・キャプチャユニット１２３は、バスインタフェースユニット２３４を含む複数の処理ユニットを有する。 - 特許庁

The signal processor 7 directly exchanges data with a board computer 9 via a data bus 25.例文帳に追加

この信号処理装置（７）はデータバス（２５）を介してボードコンピュータ（９）と直接にデータ交換する。 - 特許庁