「processor bus」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

A CPU 11 for image processing and a network processor 31 for network processing share a PCI bus 10 to send image data (MPEG2 data) respectively via the PCI bus 10 to a wireless LAN 36.例文帳に追加

映像処理を行うＣＰＵ１１、及びネットワーク処理を行うネットワークプロセッサ３１がそれぞれＰＣＩバス１０を共有して、映像データ（ＭＰＥＧ２データ）をＰＣＩバス１０経由でワイヤレスＬＡＮ３６に送出する。 - 特許庁

The IO processing device 10 includes an IO processor 12 which is started by a starting request signal and operates by a clock generated by the bus clock BCLK and a bus clock control signal output control part 141.例文帳に追加

ＩＯ処理装置１０は、起動要求信号によって起動されてバスクロックＢＣＬＫから生成されるクロックにより動作するＩＯプロセッサ１２と、バスクロック制御信号出力制御部１４１とを含む。 - 特許庁

To provide an information processor and an information processing method for reading data from a module on an asynchronous bus in the same cycle as when reading from a module on a synchronous bus.例文帳に追加

非同期バス上のモジュールからデータを読み出す場合においても、同期バス上のモジュールからの読み出しと同等のサイクルで読み出しを行うことができる情報処理装置および情報処理方法を提供する。 - 特許庁

In the case that a processor 100 is a main processor, and processors 110 and 1m0 are slave processors, when the main processor starts I2C communication and sends a slave address to designate the other party of communication, the slave processors 110 and 1m0 acquire a slave address running through an I2C bus.例文帳に追加

プロセッサ１００が主プロセッサ、プロセッサ１１０、１ｍ０が従プロセッサの場合に、主プロセッサがＩ２Ｃ通信を開始し、通信相手を指定するスレーブアドレスを送出したとき、従プロセッサ１１０、１ｍ０は、Ｉ２Ｃバスに流れているスレーブアドレスを取得しておく。 - 特許庁

To provide an information processor capable of charging electricity or supplying electricity by use of a bus power of USB or the like to portable electronic equipment such as a cellular phone connected to the information processor even after turning off power supply to the information processor.例文帳に追加

情報処理装置の電源をオフした後であっても、情報処理装置に接続された携帯電話等の携帯型電子機器に対してＵＳＢ等のバス電力を用いて充電或いは給電することができる情報処理装置を提供する。 - 特許庁

In the data communication mechanism, a data processor is provided with at least one source processor core (110), at least one destination processor core (120), a message handler (130) and a bus arrangement (150) providing a data communication path between the source core, the destination core and the message handler.例文帳に追加

データ処理装置は少なくとも１個の発信元プロセッサ・コア（１１０）と、少なくとも１個の宛先プロセッサ・コア（１２０）と、メッセージ・ハンドラ（１３０）と、発信元コアと宛先コアとメッセージ・ハンドラとの間のデータ伝達路を与えるバス構成（１５０）とを備える。 - 特許庁

Then by setting the bus 1 as an IEEE 1394 bus, it is possible to automatically set a signal processor corresponding to a designated broadcast signal by a control node on the bus 1, when one of plural broadcast programs is designated and also to set or release a path for transmitting and receiving a signal between the receiver 2 and the set signal processor.例文帳に追加

ここで、バス１をＩＥＥＥ１３９４バスとすることで、複数の放送番組のうちの何れかが指定されたとき、そのバス１上の制御ノードによって、指定された放送信号に対応する信号処理装置を自動的に設定できると共に、受信装置２とその設定された信号処理装置との間で信号の送受を行うためのパスを設定又は解除を行うことができる。 - 特許庁

To solve the problem that when the parallelism of parallel processings by a processor increases, a bus for access to a register file becomes large and problems concerned with mounting area arise.例文帳に追加

プロセッサにおいて並列処理の並列度を高めると、レジスタファイルへアクセスするバスが大きくなり、実装面積などの面で不都合が生じる。 - 特許庁

The current pick-up board comprises a second analogue processor generating the second DC output representing a magnetic field RMS value in response to the magnetic field around the bus.例文帳に追加

電流ピックアップボードは、バスの回りの磁界に応答して該磁界のＲＭＳ値を表す第二ＤＣ出力を発生する第二アナログプロセッサを備えている。 - 特許庁

To allow a processor system constituted of two stages to collect a running information of a program on a secondary side bus in a method for monitoring a software traveling history.例文帳に追加

ソフトウェア走行履歴モニタ方法に関し、２階層からなるプロセッサシステムで２次側バスでプログラムの走行情報を収集することを目的とする。 - 特許庁

To provide a data processor capable of certainly specifying a cause of a transfer error even if the transfer errors are generated in a plurality of bus masters.例文帳に追加

複数のバスマスタに転送エラーが発生した場合でも確実にその転送エラーの原因を特定することができるデータ処理装置を提供する。 - 特許庁

More particularly, embodiments of the invention relate to a technique to control the operating voltage of the processor as a function of the processor's bus and/or core clock frequency.例文帳に追加

より具体的には、プロセッサの動作電圧をプロセッサのバスおよび／あるいはコアクロック周波数の１つの関数として制御するための１つの手法に関する。 - 特許庁

To achieve a duplex control system preventing decrease in performance of a processor device due to a useless access even when abnormality occurs on one side of a back board bus.例文帳に追加

バックボードバスの片側に異常が発生した場合でも、無駄なアクセスよるプロセッサ装置のパフォーマンス低下を防止した二重化制御システムを実現する。 - 特許庁

Processor parts 1 and 2 perform synchronous operations by synchronous clocks and are connected to I/O devices 4-1 to 4-m through a standard I/O bus 600.例文帳に追加

プロセッサ部１，２は同期クロックによって同期動作を行い、標準Ｉ／Ｏバス６００を介してＩ／Ｏデバイス４−１〜４−ｍに接続されている。 - 特許庁

The voltage pick-up board comprises an analogue processor generating the first DC output representing an electric field effective (RMS) value in response to the electric field around the bus.例文帳に追加

電圧ピックアップボードは、バスの回りの電界に応答して該電界の実効（ＲＭＳ）値を表す第一ＤＣ出力を発生するアナログプロセッサを備えている。 - 特許庁

To provide a picture processor bringing no hindrance to displaying even when a bus bandwidth temporarily runs short, and a method therefor.例文帳に追加

バスバンド幅が一時的に不足する状況が発生した場合でも、表示に支障をきたさないようにする画像処理装置および画像処理方法を提供する。 - 特許庁

Since the access to the external processor is detected and the bus request is asserted, the processing cycle can be shortened and processing efficiency can be improved.例文帳に追加

外部プロセッサに対するアクセスを検出してバスリクエストをアサートするので、処理サイクルを短縮することができ、処理効率を向上させることが可能となる。 - 特許庁

To reduce invalid transactions to reduce the traffic of a bus and to improve the performance of a system when only a processor in another cluster has effective data.例文帳に追加

他クラスタのプロセッサのみが有効データをもつ場合において、無効なトランザクションを低下させて、バスのトラフィックを下げ、システムの性能を向上する。 - 特許庁

To suppress verification man-hours in verification of an action of a circuit connected to an existing processor via a bus and to be connected to an external peripheral circuit.例文帳に追加

実在するプロセッサにバスで接続されていると共に、外部周辺回路と接続予定の回路の動作を検証する際の検証工数を抑える。 - 特許庁

The processor 8 accesses the memories #1-#8 altogether at a high speed by a 64-bit bus, reads the data for the continuous eight pixels and executes a high-speed image processing.例文帳に追加

プロセッサ８は、６４ビットバスによりメモリ＃１〜＃８を高速で一括アクセスして連続した８画素分のデータを読み出し、高速画像処理を実行する。 - 特許庁

Then this processor transmits even the acknowledge signal in a source clock synchronous system and accordingly a source clock exclusive for the acknowledge signal is added to a bus signal line.例文帳に追加

アクノリッジ系信号の伝達もソースクロック同期方式で転送するため、バスの信号線にアクノリッジ系信号専用ソースクロック信号を設ける。 - 特許庁

Concerning a plotting processor 204, a bus controller 205 with graphics command generating function generates the processing command of a geometry processing part 206 for the received 3D data.例文帳に追加

描画処理装置２０４のバスコントローラ２０５に描画コマンド生成機能を設け、ＣＰＵ２０２から描画データの書き込みアドレスとデータを転送する。 - 特許庁

A hold event detecting part 5 immediately decides whether it can return data to a bus or waits for effective data in response to request information from a processor.例文帳に追加

保留事象検出部５は、プロセッサからのリクエスト情報に対して、直ちにバスにデータ返送可能であるか有効データ待ちであるかどうかを判定する。 - 特許庁

To improve the bus efficiency between an image processor and a memory controller and to accelerate the data transfer speed in an image processing controller for electronic printer.例文帳に追加

電子印刷装置用の画像処理コントローラにおいて、画像処理装置とメモリコントローラとの間のバス使用効率を上げ、データ転送速度を上げる。 - 特許庁

To provide a memory controller and a data processor for grouping requests from a plurality of memory access requesters in order to increase the use efficiency of a bus.例文帳に追加

複数のメモリアクセスリクエスタからのリクエストでも、バスの使用効率を高めるためのグループ化が可能なメモリコントローラおよびデータ処理装置を提供する。 - 特許庁

The processor 6 is connected to the modules 3-1 to 3-n through the digital I/O part 4 in each transmitting and receiving module and a data bus 5.例文帳に追加

ビーム制御処理器６は、送受信モジュール3-1 〜3-n に対して各送受信モジュール内部のディジタルＩ／Ｏ部４及びデータバス５を介して接続されている。 - 特許庁

To provide an information processor for properly controlling processing of a related device connected to a system bus based on processing speed of a CPU (Central Processing Unit).例文帳に追加

ＣＰＵの処理速度に見合うよう、システムバスに接続された関連装置の処理を適正に制御することができる情報処理装置を提供する。 - 特許庁

A data transfer apparatus comprises more than one PEs(processor element) 1a-1h connected in a ring form and a bus controller 2 to control the PEs 1a-1h in a centralized manner.例文帳に追加

データ転送装置は、リング状に接続された複数のＰＥ１ａ〜１hと、これらＰＥ１ａ〜１hを集中的に管理するバスコントローラ２とを備えている。 - 特許庁

The communication bus 14 comprises at least two lines configured to assist the memory 12 and the processor of the instrument to communicatively interconnect.例文帳に追加

前記コミュニケーションバス１４は、前記メモリと前記装置のプロセッサとを通信可能に接続する助けなるようになされている少なくとも２つのラインを備えている。 - 特許庁

To provide an information processor which processes both information in general and display data, and can process display data without being affected by the traffic of a common bus in information processing in general.例文帳に追加

情報処理一般による共有バスのトラフィックの影響を受けることなく表示データの処理を行える情報処理装置を提供する。 - 特許庁

To provide a dispersed and shared memory type multi-processor system capable of improving the performance of the whole system by reducing the load on a bus and increasing the hit rate of a cache.例文帳に追加

バスへの負荷を減らし、キャッシュのヒット率を上げてシステム全体の性能を向上可能な分散共有メモリ型マルチプロセッサシステムを提供する。 - 特許庁

When the read/write control signal R/W shows write, the processor 10 accesses the SDRAM 11 in place of the bus master 13.例文帳に追加

リード／ライト制御信号Ｒ／Ｗがライトを示している場合も同様に、バスマスタ１３のＳＤＲＡＭ１１に対するアクセスをプロセッサ１０が代行する。 - 特許庁

To quickly execute data transfer by reducing the processing load of a processor, and reducing the occupancy rate of a bus by processing other than data transfer.例文帳に追加

プロセッサの処理負荷を軽減するとともにデータ転送以外の処理によるバスの占有率を減少させ、迅速にデータ転送を実行すること。 - 特許庁

When the user utilizes the bus and lets the processor 28 read the commutation ticket, when it is with the updating request, the expiration date of the commutation ticket is updated.例文帳に追加

利用者がバスを利用し、定期券を装置２８に読み取らせると、それが更新要求があるものであれば、その定期券の有効期限を更新する。 - 特許庁

To inexpensively configure a system by making it unnecessary to perform any complicate operation even when the host bus adaptor of an information processor is changed.例文帳に追加

情報処理装置のホストバスアダプタが変更になった場合であっても、煩雑な作業を行なう必要がなく、又、安価にシステムを構成することができる。 - 特許庁

A system controller 20 initializes the peripheral devices connected to the bridge 100 during initialization of the host bus 40 between the processor system 10 and the bridge 100.例文帳に追加

システムコントローラ２０は、プロセッサシステム１０とブリッジ１００の間のホストバス４０を初期化する間に、ブリッジ１００に接続された周辺デバイスを初期化する。 - 特許庁

To provide an IC for memory control for inexpensively manufacturing an information processor for which RAM and ROM whose data bus width is different are used.例文帳に追加

データバス幅が異なるＲＡＭ及びＲＯＭとが用いられた情報処理装置を安価に製造することが出来るメモリ制御用ＩＣを提供する。 - 特許庁

To attain improvement in a processing function by respectively operating plural microcomputers as different processors concerning a bus collation type processor using plural microcomputers.例文帳に追加

複数のマイコンを用いたバス照合型処理装置において、複数のマイコンをそれぞれ別個のプロセッサとして動作させ、処理機能の向上を図ることにある。 - 特許庁

A separation and composition part 12b separates a signal received by a transmission and reception part 12a from another data processor through a bus line 11 into synchronous data and asynchronous data.例文帳に追加

送受信部12ａがバスライン11を介して受信した他のデータ処理装置からの信号を分離・合成部12ｂで同期データと非同期データとへ分離する。 - 特許庁

To provide a data transfer method and its system for transferring a plurality of data bytes to a peripheral device via an input-output bus from a processor.例文帳に追加

プロセッサから入出力バスを介して周辺デバイスに複数のデータバイトを転送するためのデータ転送方法及びそのシステムを提供する。 - 特許庁

In addition, the switch fabric means is used for connecting an SoC local system bus device and the SoC processor component having the independent multiprocessor subsystem core to each other.例文帳に追加

加えて、スイッチ・ファブリック手段は、ＳｏＣローカル・システム・バス・デバイスを、独立マルチプロセッサ・サブシステム・コアを有するＳｏＣプロセッサ構成要素と相互接続する。 - 特許庁

To provide an information processor and an interface circuit for effectively reducing latency when a bus mater performs access to a peripheral module such as a register.例文帳に追加

バスマスタがレジスタ等の周辺モジュールをアクセスする際のレイテンシを有効に低減する情報処理装置及びインターフェイス回路を提供すること。 - 特許庁

The processor is connected with the bus, and the data processing device is provided with at least one memory table, e.g. 141, and designate the memory for execution of exchange of data items between the processor and the memory system 150.例文帳に追加

プロセッサはバスに接続され、データ処理装置は少なくとも１つのメモリテーブル、例えば１４１を備え、プロセッサとメモリシステム１５０とのデータアイテムのやり取りを実行するためのメモリをどれにするかを指定する。 - 特許庁

A computer includes a housing 100, a processor 120 positioned in the housing 100, and an external bus adapter 105, 110 configured to allow the processor to access consumer electronic devices positioned outside of the housing.例文帳に追加

コンピュータは、筐体（１００）、その筐体内に配置されたプロセッサ（１２０）、および外部バス・アダプタ（１０５、１１０）を含み、そのプロセッサがその筐体の外部に置かれている民生用電子装置へ外部バスを介してアクセスできる。 - 特許庁

This image formation system 10 is constituted by connecting a first processor 58, a second processor 60, a memory 62, a reloadable nonvolatile memory 64, a display panel 23 and an interface part 66 via a system bus 68.例文帳に追加

画像形成システム１０は、第１プロセッサ５８、第２プロセッサ６０、メモリ６２、書き換え可能不揮発メモリ６４、表示パネル２３及びインタフェース部６６を、システムバス６８を介して接続した構成となっている。 - 特許庁