「processor bus」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

This USB peripheral equipment 150 connectable/disconnectable to or from an information processor 100 by a USB bus 200 is constituted of a USB bus switching device 160, a USB storage device 170, and USB peripheral equipment 180.例文帳に追加

情報処理装置１００にＵＳＢバス２００により接続又は取り外し可能なＵＳＢ周辺機器１５０は、ＵＳＢバス切り替え装置１６０、ＵＳＢ記憶装置１７０およびＵＳＢ周辺装置１８０により構成される。 - 特許庁

In acquiring a resource needed to perform transfer on the bus, a PHY layer 1 connected to the bus a LINK layer 2, a transaction layer 4 and a resource processor 3 for performing acquisition control of the resource with the respective layers are arranged.例文帳に追加

バス上で転送を行うのに要するリソースを取得する際、バスに接続されるＰＨＹレイヤ１と、ＬＩＮＫレイヤ２と、トランザクション・レイヤ４と、各レイヤとの間にリソースの取得制御を行うリソース処理装置３とを有する。 - 特許庁

To provide an information processor capable of being applied even to a general purpose bus system, reducing the processing loads of a CPU, improving the using efficiency of a bus and effectively accessing access non-continuous addresses.例文帳に追加

汎用的なバスシステムにも適用可能であり、ＣＰＵの処理負荷を低減させ、バスの使用効率を向上させるとともに、不連続なアドレスに対するアクセスを効果的に行うことができる情報処理装置を提供する。 - 特許庁

To provide an image processor having a plurality of functions such as a printer, scanner and facsimile communication wherein a first bus connecting means is made applicable to HighSpeed USB, and a second bus connecting means is made to correspond to FullSpeed USB, and to provide an image processor which can be connected through HighSpeed USB communication with an information processing terminal such as a personal computer.例文帳に追加

第１のバス接続手段をＨｉｇｈＳｐｅｅｄＵＳＢ対応とし、第２のバス接続手段をＦｕｌｌＳｐｅｅｄＵＳＢ対応としたプリンタ、スキャナ、ファクシミリ通信等の複数の機能を有する画像処理装置において、パーソナルコンピュータ等の情報処理端末との間で、ＨｉｇｈＳｐｅｅｄＵＳＢ通信で接続できる画像処理装置を提供することを目的とするものである。 - 特許庁

The main module 61, when receiving a processing request from an AV control module 51, makes an inquiry to a bus management module 52 and a sub-processor management module 53, thereby setting the processing configuration of the codec processing based on the resource circumstances of the bus and the sub-processor and priority added by the AV control module 51.例文帳に追加

メイン用モジュール６１は、ＡＶ制御モジュール５１から処理要求を受けると、バス管理モジュール５２およびサブプロセッサ管理モジュール５３に問い合わせを行うことにより、バスおよびサブプロセッサのリソース状況、ＡＶ制御モジュール５１により付加されている優先度に基づいて、コーディック処理の処理構成を設定する。 - 特許庁

An arbitration circuit 3 of an active processor device 1 transmits a signal(GNTB) 16 for transferring the use right of a common bus 20 to an arbitration circuit 13 of a processor device 11 to be active in response to a switching instruction 4 of an operating processor device 1.例文帳に追加

運用プロセッサ装置１の切替え指示４に応答して、運用状態にあったプロセッサ装置１の調停回路３が、運用状態となるプロセッサ装置１１の調停回路１３に対して、共通バス２０の使用権を明け渡す信号（ＧＮＴＢ）１６を送出するようにする。 - 特許庁

When the state is changed in one component of the information processor, and the information is transmitted from the information processor with the state change in the interface bus cable, the monitor device checks the register in the information processor with the state change, and checks the content of the state change.例文帳に追加

該情報処理装置内の１つに状態変化が生じ、該インタフェースバスケーブルに状態変化が生じた該情報処理装置より情報が発信された際、該監視装置は状態変化が生じた該情報処理装置内のレジスタを確認し該状態変化の内容を確認する。 - 特許庁

To improve the total performance of a system circuit by shortening the time for which a processor is made to wait to read when the protocol handler using a processor converts the system bus of the processor into an access signal to an I/O device, a memory device or the like, and using the time obtained by the shortening for internal processes for operation or the like.例文帳に追加

プロセッサを用いたプロトコルハンドラにおいて、プロセッサのシステムバスをＩ／Ｏデバイス、メモリデバイス等へのアクセス信号へ変換する際、リードでプロセッサが待たされる時間を短縮し、短縮された時間を演算などの内部処理に使用して、システム回路全体の性能向上を行うこと。 - 特許庁

In the core processors 11 to 13 and the L2 memories 31 to 34, multiple connection of the internal bus is spatially made and the core processors 11 to 13 and the L2 memories 31 to 34 are connected so that the core processor 12 accesses to the memory 32 and the core processor 13 access the L2 memory 34 simultaneously while the core processor 11 accesses the L2 memory 32.例文帳に追加

上記コアプロセッサ１１〜１３とＬ２メモリ３１〜３４は、内部バス１４を空間的に多重接続されており、コアプロセッサ１１がＬ２メモリ３１にアクセス中に、コアプロセッサ１２がＬ２メモリ３２に、コアプロセッサ１３がＬ２メモリ３４に同時にアクセスが可能なように接続される。 - 特許庁

To inexpensively and reliably attain high performance and responsiveness as to a common bus, an information processor connected to other information processors through a common memory connected to the common bus and capable of taking charge of part of prescribed distributed processing and a bus control device for suitably imparting the use right of the common bus to each of these information processors.例文帳に追加

本発明は、共通バスと、その共通バスに接続された共通メモリとを介して他の情報処理装置と連係し、かつ所定の分散処理の一部を担う情報処理装置と、これらの情報処理装置にこの共通バスの使用権を適宜付与するバス制御装置とに関し、安価に、かつ確実に高い性能および応答性が達成されることを目的とする。 - 特許庁

The disk array control unit comprises a processor 1, a memory controller 2, a memory 3, a battery 4, SCSI controllers 5 and 6, a PCI bus interface 7, a Slow bus interface 8, an NVRAM 9, an FROM 10, and a backup memory 11, and these components are connected with each other through a local bus to perform a mutual data communication.例文帳に追加

ディスクアレイ制御装置２０は、プロセッサ１と、メモリコントローラ２と、メモリ３と、バッテリ４と、ＳＣＳＩコントローラ５、６と、ＰＣＩバスインタフェース７と、Ｓｌｏｗバスインタフェース８と、ＮＶＲＡＭ９と、ＦＲＯＭ１０と、バックアップメモリ１１と、により構成され、ローカルバスを介して接続され、相互にデータ通信を行うように構成される。 - 特許庁

To improve processing efficiency by shortening a wait time in performing read access to an external device as regards a processor equipped with a DSP core including a CPU or a DSP, and connected via a bus controller to an external bus, and configured to perform the read access to the external device connected to the external bus.例文帳に追加

本発明はＣＰＵまたはＤＳＰを含むＤＳＰコアを備えバスコントローラを介して外部バスと接続され，外部バスに接続された外部装置に対してリードアクセスを行うプロセッサに関し，外部デバイスにリードアクセスを行う際のウエイト時間を短縮して処理能率を向上することを目的とする。 - 特許庁

When a data processor is operated in a slave mode according to a bus use right control signal received through a mode terminal, a first terminal is set so as to be used as a terminal for outputting a bus use right request signal and a second terminal is set so as to be used as a terminal for receiving a bus use permission signal by an external interface circuit.例文帳に追加

外部インターフェイス回路により、データ処理装置がモード端子を介して受けたバス使用権制御信号にしたがってスレーブ・モードで動作するとき、第１端子をバス使用権要求信号を出力する為の端子とし、第２端子をバス使用許可信号を受けるための端子として利用できるように設定する。 - 特許庁

To provide a bus connecting device capable of securing a real-time property of a predetermined processing by control means while reducing a buffer memory mounted on the control means in a configuration where a plurality of control means connected to a second bus accesses a memory connected to a first bus; and to provide an image processor having the same.例文帳に追加

第２のバスに接続された複数の制御手段が第１のバスに接続されたメモリにアクセスする構成において，該制御手段に搭載するバッファメモリを省減しつつ，該制御手段による既定の処理のリアルタイム性を確保することのできるバス間接続装置及びこれを備えた画像処理装置を提供すること。 - 特許庁

The invention provides external device transmitting system along with a high pattern processor having internal function bus, a method for sending a command to an external device transmitting system, and a high speed pattern processor employing the system and method.例文帳に追加

本発明は、内部関数バスを持つ高速パターンプロセッサと共に用いる外部デバイス伝送システム、外部デバイス伝送システムにコマンドを送信するための方法、およびこのシステムおよび方法を採用する高速パターンプロセッサを提供する。 - 特許庁

This program executing device 1 is constituted of a processor 2, a program memory, a storage memory 4, an address decoder 6, an address bus 11, a data bus 12, a read/write signal line 22, a start signal line 32, and an signal line 41 to be accessed.例文帳に追加

本発明のプログラム実行装置１は、プロセッサ２と、プログラム用メモリと、格納用メモリ４と、アドレスデコーダ６と、アドレスバス１１と、データバス１２と、リード／ライト信号線２２と、起動信号線３２と、アクセス対象信号線４１とで構成されている。 - 特許庁

The processor system comprises a plurality of CPU modules connected to the shared bus, a shared memory connected to the shared bus 1 and shared by all of the CPU modules, and a timer interrupt generating unit for generating a timer interrupt signal to the plurality of the CPU modules.例文帳に追加

プロセッサシステムは、共有バスに接続される複数のCPUモジュールと、共有バス１に接続されて全てのCPUモジュールが共用する共有メモリと、複数のCPUモジュールへのタイマ割込信号を生成するタイマ割込生成ユニットとを備えている。 - 特許庁

When a system controller receives a memory access request from its follower processor, the controller broadcasts the received access request to a system bus and also outputs the cache state included in the tag information corresponding to a memory space x to be accessed to the system bus.例文帳に追加

システム・コントローラが配下のプロセッサからメモリ・アクセス要求を受け取ると、当該メモリ・アクセス要求をシステム・バス上にブロードキャストすると共に、アクセス対象のメモリ空間ｘに対応するタグ情報が持つキャッシュ状態をシステム・バス上に出力する。 - 特許庁

The information processor includes a peripheral circuit 20-3 including a register 24-4 having a plurality of bits, a data bus 12, and a CPU 11 which accesses to a specific bit of the plurality of bits of the register 24-4 through the data bus 12.例文帳に追加

本発明の情報処理装置は、複数ビットを有するレジスタ２４−４を備える周辺回路２０−３と、データバス１２と、データバス１２を介してレジスタ２４−４の複数ビットのうちの特定ビットに対してアクセスするＣＰＵ１１と、を具備している。 - 特許庁

When the signal 22 is inputted to the uppermost stream I/O device 31 outputting a bus use request signal 21, a try state buffer 303 sends an output from the test part 301 to the processor 1 as a data bus signal 2.例文帳に追加

バス使用要求信号２１を出力した入出力装置のうちの最上流では、バス使用許可信号２２が入力されると、トライステートバッファ３０３が試験部３０１の出力をデータ・バス信号２としてプロセッサ１に送出する。 - 特許庁

Collocation of the joint processor, the PIM, and the high-speed bus may increase noise immunity of the control system, and the localized processing of the sensor data from the joint motor 40 at the joint level may minimize the bus cabling to and from each control node.例文帳に追加

関節プロセッサ、ＰＩＭ、及び高速バスの並置により、制御システムの雑音イミュニティが増し、関節モータ４０からのセンサデータの関節レベルの局所的処理により、各制御ノードに対する往復のバスケーブルを最短にすることができる。 - 特許庁

To provide an improved data processing system architecture reducing waiting time of communication between physically separating processors, reducing bus bandwidth consumption, and releasing the bus bandwidth for a general data transfer between the processor and a hierarchical memory system.例文帳に追加

物理的に離れたプロセッサの間の通信の待ち時間を減らし、バス帯域幅消費を減らし、プロセッサおよび階層メモリ・システムの間の一般データ転送のためにバス帯域幅を解放する、改善されたデータ処理システム・アーキテクチャを提供すること。 - 特許庁

To provide a data processor capable of speeding up the system even if sufficient memories can not be secured for both a system bus and an I/O bus by connecting and disconnecting both buses according to whether or not DMA transfer is in process.例文帳に追加

ＤＭＡ転送中か否かで、システムバス、Ｉ／Ｏバスの双方を接続させたり、分離させたりすることによって、双方のバスに十分なメモリを確保出来なくとも、システム全体の高速化を図ったデータ処理装置を提供することにある。 - 特許庁

A data processing apparatus for securely performing write and read of data between a processor and a nonvolatile memory includes a bus conversion means for converting or decoding the bit array of the respective bid data of data or an address designation signal input via a bus configured of a plurality of signal lines from the processor or the nonvolatile memory, and for outputting the bit data to the nonvolatile memory or the processor.例文帳に追加

プロセッサと不揮発性メモリ間でデータの書き込みと読み出しをセキュアに行なうデータ処理装置において、前記プロセッサまたは前記不揮発性メモリから複数の信号線から成るバスを介して入力されたデータまたはアドレス指定信号の各ビットデータのビット配列を変換また復元し、前記不揮発性メモリまたは前記プロセッサに出力するバス変換手段を備えることを特徴とする。 - 特許庁

An address bus monitor part 106 monitors existence of an unauthorized memory access by a processor, based on the information for designating the memory area which is outputted by the selecting circuit 133.例文帳に追加

アドレスバス監視部１０６は、選択回路１３３が出力するメモリ領域を指定する情報に基づいて、プロセッサによる不正メモリアクセスの発生の有無を監視する。 - 特許庁

To provide a data processor for allowing a plurality of CPUs to respectively and independently perform communication with the individual functions of a USB (Universal Serial Bus) device through the use of a single communication route.例文帳に追加

複数個のＣＰＵが夫々独立に単一の通信経路を用いてＵＳＢデバイスの別々のファンクションと通信を行うことができるデータ処理装置を提供する。 - 特許庁

To provide a data processor for efficiently executing the diagnosis of a peripheral module by using the vacancy of a peripheral bus in a normal operation without putting any load on a CPU.例文帳に追加

ＣＰＵに負荷をかけずに、かつ、通常動作時においても周辺バスの空きを利用して効率良く周辺モジュールの診断を行うデータ処理装置を提供する。 - 特許庁

An image processor 14 comprises bus switches/local memories 141, and a memory control unit 142 controls a data path and a memory region used by the memories 141.例文帳に追加

画像処理プロセッサ１４はバス・スイッチ／ローカル・メモリ群１４１を備え、前記メモリ群１４１の使用するメモリ領域、データパスの経路をメモリ制御部１４２で制御する。 - 特許庁

To enable a data processor, which has a bus circuit with a power saving function, to effectively save a power consumption and to be safely returned from a power saving state.例文帳に追加

節電機能を有するバス回路を持つデータ処理装置置において、効果的な省電力化と節電状態からの安全な復帰とを両立できるようにする。 - 特許庁

The multiprocessor system is constituted so that a system control processor is connected to a program memory and connected to a main memory in common together with a plurality of M units through the data bus.例文帳に追加

マルチプロセッサシステムは、システム制御プロセッサがプログラムメモリに接続されると共に、複数のＭユニットと共にデータバスを介してメインメモリに共通に接続された構成である。 - 特許庁

To provide a processor for non-linear processing, capable of attaining high speed signal processing by efficiently performing non-linear processing for data input through a bus.例文帳に追加

バスを介して入力されるデータの非線形処理を効率的に実行することにより、信号処理の高速化を図ることができる非線形処理用プロセッサを提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device which can be made minute easily and in which an instruction about memory operation can be received from a data bus connected to an external processor or the like.例文帳に追加

微細化が容易で、外部のプロセッサ等に接続するデータバスからメモリ動作に係る命令を受け付け可能な不揮発性の半導体記憶装置を提供する。 - 特許庁

An image processor 10 includes an inner bus 11; a CPU 12; a memory 13; a fixed disk 14; an communication interface 15; an input device 16; and an output device 17.例文帳に追加

画像処理装置１０は、内部バス１１と、ＣＰＵ１２と、メモリ１３と、固定ディスク１４と、通信インターフェース１５と、入力装置１６と、出力装置１７とを備える。 - 特許庁

To provide an image processor and an image processing method for realizing distortion correction processing without much increasing a transfer capacity of a bus and a memory capacity.例文帳に追加

バスの転送量やメモリの容量を大きく増大させることなく、歪補正処理を実現できる画像処理装置及び画像処理方法を提供すること。 - 特許庁

To reduce hardware cost, improve bus and memory use efficiency and reduce power consumption in a multi-processor system having level-one and level-two caches different in line size.例文帳に追加

異なるラインサイズの１次及び２次キャッシュを備えるマルチプロセッサシステムにおいて、ハードウェアコストを低減し、且つバスとメモリの利用効率を向上させ、消費電力を低減する。 - 特許庁

A request deciding part 206 decides the processor to which the bus use permission should be given based on information notified form the maximum value detecting part 204 and the register detecting part 205.例文帳に追加

要求決定部２０６は、最大値検出部２０４及びレジスタ検知部２０５から通知された情報に基づいてバスの使用許可を与えるプロセッサを決定する。 - 特許庁

A monitor device having the same interface is connected to the device system comprising the information processor and the storage device connected to each other by interface bus cable.例文帳に追加

該インタフェースバスケーブルによって接続された情報処理装置及び記憶装置により構成される装置系に同一のインタフェースをもつ監視装置を接続する。 - 特許庁

To provide an information processor capable of specifying a device, in which error is detected on a PCI bus, and improving maintenability accompanying error processing.例文帳に追加

この発明の情報処理装置は、ＰＣＩバス上でエラーを検出したデバイスを特定し、エラー処理に伴う保守性の向上を提供することを目的とする。 - 特許庁

To provide an image processor which transfers image data, without needing a complicated control means with a simple bus configuration and enabling image processing in real time.例文帳に追加

単純なバス構成で複雑な制御手段を必要とせずに画像データの転送を行い、リアルタイムでの画像処理を可能とした画像処理装置を提供する。 - 特許庁

Concerning this timing setting system, the address range of a bus repeater 1 is arbitrarily set according to a software instruction from a processor (CPU) 4 and performs independent timing setting within the set address range.例文帳に追加

プロセッサ（CPU）４からのソフトウエア命令にて、バス中継器１におけるアドレス範囲の設定を任意に行い、設定したアドレス範囲の独立したタイミング設定を行う。 - 特許庁

The first processor 11 writes data according to the state of the starting mode setting switch 21 in the starting mode setting registers 22 and 2n through a control bus 30 when starting.例文帳に追加

また、第１処理装置１１は、起動時に起動モード設定スイッチ２１の状態に応じたデータを制御バス３０を介して起動モード指定レジスタ２２、２ｎに書き込む。 - 特許庁

To provide a multiprocessor system, capable of selectively executing a different exception processing routine for each processor and each exception factor, at conducting exception processing in a shared bus system.例文帳に追加

共有バス方式において、例外処理時にプロセッサごと、例外要因ごとに異なった例外処理ルーチンを選択的に実行できるマルチプロセッサシステムを提供する。 - 特許庁

To provide an information processor capable of simultaneously reproducing a plurality of pieces of encrypted content data with a simple configuration while preventing hacking through a user access bus.例文帳に追加

ユーザアクセスバスを介してのハッキングを防止しつつ、暗号化された複数のコンテンツデータを簡易な構成で同時に再生することができる情報処理装置を提供する。 - 特許庁

To provide an information processor which operates in mode adaptive to a loaded cartridge and a storage device which corresponds to the multiplex bus transfer mode that the cartridge has.例文帳に追加

装着されたカートリッジに適応したモードで動作する情報処理装置と、そのカートリッジに備えられるマルチプレックスバス転送モードに対応する記憶装置を提供する。 - 特許庁

The controller is provided with a bridge LSI 130 connected to a control processor 120 and to a communication processor 110, a memory 140 connected to the LSI 130, a system bus interface 160 for connecting the controller to an object 400 to be controlled through a system bus 200, and a network interface 150 for connecting the controller to a terminal 20 through the Internet 10.例文帳に追加

制御用プロセッサ１２０と通信用プロセッサ１１０とのそれぞれに接続されたブリッジＬＳＩ１３０と、ブリッジＬＳＩ１３０に接続されたメモリ１４０，制御対象４００とシステムバス２００を介して接続するためのシステムバスインターフェイス１６０、端末２０とインターネット１０を介して接続するためのネットワークインターフェイス１５０を備えた。 - 特許庁