「punch‐through」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To improve latch up resistance and punch-through resistance in an epitaxial wafer.例文帳に追加

エピタキシャルウェハにおいて、ラッチアップ耐性およびパンチスルー耐性を向上させる。 - 特許庁

A p+ type punch-through stopper 5 may be formed directly under an n type first semiconductor region 4.例文帳に追加

ｎ型第１半導体領域４直下には、ｐ^＋ 型パンチスルーストッパ５を形成してもよい。 - 特許庁

To provide the manufacturing method of a semiconductor device which suppresses a punch-through phenomenon.例文帳に追加

パンチスルー現象を抑えた半導体装置の製造方法を提供する。 - 特許庁

INTEGRATED CIRCUIT TRANSISTOR COMPRISING SEPARATED PUNCH THROUGH PREVENTING FILM AND METHOD FOR FORMING IT例文帳に追加

分離されたパンチスルー防止膜を有する集積回路トランジスタ及びその形成方法 - 特許庁

To provide a semiconductor memory device avoiding a degradation of punch through characteristics.例文帳に追加

パンチスルー特性の劣化を回避可能な半導体記憶装置を提供する。 - 特許庁

This array of the regions 11-14 forms a thyristor structure such that triggering is made by punch-through.例文帳に追加

この領域１１〜１４の並びはパンチスルーによりトリガがかかるサイリスタ構造となっている。 - 特許庁

A punch through stopper layer may be provided in order to lower the current gain furthermore.例文帳に追加

さらに電流利得を下げるために、パンチスルーストッパー層を設けてもよい。 - 特許庁

To provide a semiconductor device comprising a Fin FET whose punch-through is suppressed.例文帳に追加

パンチスルーが抑制されたフィンＦＥＴを備えた半導体装置を提供すること。 - 特許庁

To provide a semiconductor device capable of reducing on-resistance while preventing the occurrence of punch-through.例文帳に追加

パンチスルーの発生を抑制しつつオン抵抗を低減することが可能な半導体装置を提供する。 - 特許庁

The MOS field effect transistor having electric field relaxation layers 107A and 107B and a punch-through stopper layer 108 in gate-overlap structure symmetrically with the gate electrode 103 is provided with a P-type layer 110 of an opposite conductivity type from the N-type punch-through stopper layer 108 on a surface of the punch-through stopper layer 108 to have no rise in threshold voltage.例文帳に追加

ゲート電極１０３と対称的にゲートオーバーラップ構造の電界緩和層１０７Ａ、１０７Ｂとパンチスルーストッパー層１０８を有するＭＯＳ電界効果トランジスタにおいて、Ｎ型パンチスルーストッパー層１０８の表面に、このパンチスルーストッパー層１０８とは反対導電型のＰ型層１１０を設け、しきい値電圧が上昇しないようにしたもの。 - 特許庁

Consequently, a refresh characteristic is improved and then the occurrence of the punch through between the source and the drain region is prevented.例文帳に追加

従って、リフレッシュ特性を改善し、ソース／ドレーン間のパンチスルー発生を防止することができる。 - 特許庁

A region 12a in a figure is a region where ions are implanted penetrating through the nitride film 4 and the oxide film 3 and serves as a punch-through stopper region.例文帳に追加

図中の１２ａが窒化膜４と酸化膜３を貫通してイオン注入された領域で、パンチスルーストッパ領域となる箇所である。 - 特許庁

Wing this heat treatment, contained hydrogen is removed, and boron punch through is avoided, preventing degradation of the element.例文帳に追加

この熱処理により含有していた水素が除去されてボロンの突き抜けなどのない素子の劣化が防止される。 - 特許庁

The output signals of the inverters are delayed by these registers 29, and the punch-through malfunction of data is prevented.例文帳に追加

この抵抗２９により前記インバータの出力信号は遅延され、データの突き抜け誤動作が防止される。 - 特許庁

To provide a nonvolatile semiconductor memory device which ensures a sufficient punch-through margin, and has high reliability as a memory device.例文帳に追加

十分なパンチスルーマージンを確保すると共に、記憶装置としての信頼性の高い不揮発性半導体記憶装置を提供する。 - 特許庁

A p+ type punch-through preventing region 6 is not formed in a region directly under an n- type signal accumulation region 2 of a photodiode.例文帳に追加

ｐ^＋ 型パンチスルー防止領域６は、フォトダイオードのｎ^−型信号蓄積領域２直下には形成されていない。 - 特許庁

Successively, the punch through stop layer 9 having a shape of covering the drain region 2 and the side surface of drain region 2 is formed by the diffusion of heat.例文帳に追加

続いて、熱拡散することで、ドレイン領域２及びドレイン領域２の側面を覆った形状のパンチスルーストップ層９を形成する。 - 特許庁

Thereafter, a punch-through preventive layer 10 is formed by the use of the mask which is used when the threshold voltage adjusting layer is formed.例文帳に追加

その後、しきい値電圧調整層９を形成する際に使用したマスクを使用して、パンチスルー防止層１０を形成する。 - 特許庁

The punch through preventing region effectively reduces the extension of diffusion in the lateral direction in a drain region for high withstand voltage as compared with the extension of the diffusion in the depthwise direction.例文帳に追加

パンチスルー防止領域により、高耐圧用のドレイン領域の横方向の拡散の伸びを深さ方向に比べ効果的に小さくした。 - 特許庁

To provide a thin film transistor with LDD structure and its manufacturing method which can reduce hot electron effects, current leak, and punch through.例文帳に追加

ＬＤＤ構造を有する薄膜トランジスタとその製造方法において、ホットエレクトロン、電流リーク、及びパンチスルーの低減を図る。 - 特許庁

A punch-through stopper region 11 as an n-type impurity diffused region is provided for a region immediately beneath the drain region 10b.例文帳に追加

ドレイン領域１０ｂの直下領域には、ｎ型不純物拡散領域であるパンチスルーストッパー領域１１を備える。 - 特許庁

To provide a two-transistor PMOS memory cell which has a low programming voltage and a superior tolerance with respect to punch through.例文帳に追加

プログラミング電圧が低く、パンチスルーに対して優れた耐性を有する２トランジスタＰＭＯＳメモリセルを提供すること。 - 特許庁

To provide a semiconductor device high in withstand voltage by preventing a punch-through at a trench corner.例文帳に追加

トレンチのコーナー部でのパンチスルーを防止して、高い耐圧を確保できる半導体装置を提供すること。 - 特許庁

To hardly generate punch through and latch-up caused by noise or the like in a semiconductor device that is operated at a high voltage.例文帳に追加

高電圧で動作をする半導体装置において、ノイズなどによるパンチスルーやラッチアップを起こし難くする。 - 特許庁

To provide a semiconductor device and its manufacturing method, with which the threshold voltage of a transistor can be controlled easily and a punch-through breakdown can be prevented.例文帳に追加

トランジスタのしきい値電圧の制御が容易で且つパンチスルーを防ぐことが可能な半導体装置及びその製造方を提供する。 - 特許庁

To form a high impurity layer for suppressing punch through at an arbitrary position on a semiconductor layer on which a transistor is formed.例文帳に追加

トランジスタが形成される半導体層の任意の位置にパンチスルーを抑制するための高濃度層を形成する。 - 特許庁

The copper foil 41 integrated with the resin plate 20 is punched through into a foil circuit 21 by a punch-through press 49.例文帳に追加

樹脂プレート２０と一体となった銅箔４１を、打ち抜きプレス４９により箔回路２１に打ち抜く。 - 特許庁

To provide a vertical semiconductor electronic device which can suppress occurrence of punch-through and can suppress increase of an ON resistance.例文帳に追加

パンチスルーの発生を抑制すると共に、オン抵抗の増加を抑制することが可能な縦型半導体電子デバイスを提供する。 - 特許庁

Charge migration (punch-through) between the capacitance that the transistor Q1 has and the capacitor C1 can be compensated for (reduced).例文帳に追加

よって、トランジスタＱ１がもつ容量とキャパシタＣ１との間の電荷移動（突き抜け）を補償（低減）することができる。 - 特許庁

Then, an anti-punch through layer 13A is formed in the P-type well 11A by a second ion implantation process.例文帳に追加

そして、第２のイオン注入工程により、Ｐ型ウエル１１Ａの中に、パンチスルー防止層１３Ａを形成する。 - 特許庁

To provide a liquid crystal display device that reduces punch-through voltage generated at a pixel simply and suppresses generation of flickers.例文帳に追加

簡便に画素に発生する突抜け電圧を低減することができ、フリッカの発生を抑制することができる液晶表示装置を提供する。 - 特許庁

To form an effective punch-through stopper without increasing the junction capacitance in a CMOS element.例文帳に追加

ＣＭＯＳ素子において、接合容量を増大させることなく、効果的なパンチスルーストッパを形成する。 - 特許庁

Thus with this method, punch-through of a wiring layer due to the formation of the contact holes is prevented, and contact resistance can be reduced.例文帳に追加

以上の方法により、コンタクトホール形成による配線層の突き抜けを防止し、かつ、コンタクト抵抗を低減することができる。 - 特許庁

To make feasible of avoiding the fluctuation in the threshold value voltage also raising the surge resistance level as well as avoiding the defective punch through.例文帳に追加

しきい値電圧の変動を防止し、サージ耐圧が高くできると共にパンチスルーの発生を防止できるようにする。 - 特許庁

Furthermore, since punch-through phenomenon does not occur, a non-volatile memory element which realizes further a fine memory element is provided.例文帳に追加

また、パンチスルー現象がなく、より微細なメモリ素子を実現した不揮発性メモリ素子が提供される。 - 特許庁

To realize improved charge transfer performance and prevention of punch-through at the same time, even if a MOS element is shrunk in size, in a MOS-type solid-state image pickup device.例文帳に追加

ＭＯＳ型固体撮像装置に関し、ＭＯＳ素子が微細化されても、電荷転送能力向上とパンチスルー防止を同時に実現する。 - 特許庁

Thus, since an N-type well is not present under the P-type well, punch through between a diffused layer and the N-type well can be prevented.例文帳に追加

これにより、Ｐ型のウェル部分の下にＮ型のウェル部分が存在しない為、拡散層とＮ型のウェル部分間のパンチスルーを防止できる。 - 特許庁

To provide a semiconductor device in which punch-through resistance is enhanced by suppressing short-channel effect and a fabrication method thereof.例文帳に追加

短チャネル効果を抑制し、パンチスルー耐圧の高い半導体装置及びその製造方法を提供する。 - 特許庁

The semiconductor device, when positive excessive voltage is applied to the electrostatic capacitance element, is protected from excessive voltage in a first operation mode where it is clamped to low voltage by punch-through operation.例文帳に追加

本発明の半導体装置は、静電容量素子の片側電極に保護素子として動作するための電極を近接配置している。 - 特許庁

To provide a metal oxide film semiconductor manufacturing method for increasing the effective gate length, and canceling problems such as short channel effect and a punch-through current.例文帳に追加

有効ゲート長を増大し短チャネル効果やパンチスルー電流の問題を解消できる金属酸化膜半導体製造方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device, in which punch through breakdown voltage can be increased, without making the well deep.例文帳に追加

ウエルの深さを深くしなくてもパンチスルー耐圧を高くできる半導体装置の製造方法を提供する。 - 特許庁

To prevent generation of a punch-through in a MOS transistor and also to reduce junction capacitance of a source layer and a drain layer.例文帳に追加

ＭＯＳトランジスタのパンチスルーを防止すると共に、ソース層及びドレイン層の有する接合容量を低減する。 - 特許庁

To control punch through that occurs at the lower part of Fin in a Fin-type MISFET (Metal Insulator Semiconductor Field Effect Transistor).例文帳に追加

本発明は、Ｆｉｎ型ＭＩＳＦＥＴにおいて、Ｆｉｎの下部で生じるパンチスルーを抑制できるようにする。 - 特許庁

To provide a method for manufacturing a flash memory with a short gate length for preventing punch-through leakage currents generated between cell joints.例文帳に追加

短いゲート長を有しながらセル接合部間に発生するパンチスルー性漏洩電流を防止するフラッシュメモリの製造方法を提供する。 - 特許庁

Then, the punch-through breakdown voltage between the drain and the source can be improved, thus achieving a desired breakdown voltage characteristic of the MOS transistor 1.例文帳に追加

そして、ドレイン−ソース間のパンチスルー耐圧を向上させ、ＭＯＳトランジスタ１の所望の耐圧特性を実現できる。 - 特許庁