「sRAM」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a semiconductor device which uses a back-gate fin FET while having an SRAM cell which is able to obtain a sufficient SNM.例文帳に追加

バックゲート型のフィンFETを使いながらも十分なSNMを得ることのできるSRAMセルを有する半導体装置を提供する。 - 特許庁

The semiconductor device is provided with a plurality of SRAM chips 1 of a DDR(double data rate) specification, a bank control circuit 3 and a CQ control circuit 4.例文帳に追加

本発明は、ＤＤＲ仕様の複数のSRAMチップ１と、バンク制御回路３と、ＣＱ制御回路４とを備える。 - 特許庁

The second SRAM circuit 13 realizes the SRAM function with the SRAM cell and the wirings formed in the fourth to sixth wirings in the upper layer side among the wiring layers of six layers.例文帳に追加

第２ＳＲＡＭ回路１３は、ＳＲＡＭセルと、６層の配線層のうち、上層側の第４〜第６配線に形成された配線とによってＳＲＡＭ機能が実現されている。 - 特許庁

The first SRAM circuit 12 realizes the SRAM function with the SRAM cell and the wiring formed on the first to third wirings in the lower layer side among the wiring layers formed of six layers.例文帳に追加

第１ＳＲＡＭ回路１２は、ＳＲＡＭセルと、６層の配線層のうち、下層側の第１〜第３配線に形成された配線とによってＳＲＡＭ機能が実現されている。 - 特許庁

METHOD AND APPARATUS FOR WRITING OPERATION IN SRAM CELL例文帳に追加

ＳＲＡＭセルにおける書込み動作のための方法および装置 - 特許庁

To operate an SRAM with low voltage.例文帳に追加

ＳＲＡＭを低電圧で動作可能とすることを目的とする。 - 特許庁

To provide a nonvolatile static random access memory cell (SRAM).例文帳に追加

不揮発性のスタティックランダムアクセスメモリセルを提供することである。 - 特許庁

To reduce leak current consumed by an SRAM memory circuit.例文帳に追加

ＳＲＡＭメモリ回路が消費するリーク電流を低減する。 - 特許庁

SEMICONDUCTOR DEVICE MANUFACTURING METHOD THEREOF, AND SRAM例文帳に追加

半導体装置、ＳＲＡＭおよび半導体装置の製造方法 - 特許庁

MEMORY REPAIR CIRCUIT AND PSEUDO-DUAL PORT SRAM USING THE SAME例文帳に追加

メモリの補修回路とそれを使用する疑似デュアルポートＳＲＡＭ - 特許庁

To selectively perform access to an SRAM or DRAM.例文帳に追加

ＳＲＡＭ又はＤＲＡＭに選択的にアクセスできるようにする。 - 特許庁

The written data into the SRAM 24 are divided into plural parts.例文帳に追加

ＳＲＡＭ２４への書き込みデータは複数に分割されている。 - 特許庁

To obtain a method for forming an SOI FET constituting an SRAM cell, in which local body effect resistance of the SRAM cell is improved.例文帳に追加

ＳＲＡＭセルを構成するＳＯＩ ＦＥＴの形成方法に関し、ＳＲＡＭセルの局所ボディ効果耐性を改善する。 - 特許庁

To achieve a small area of an SRAM cell in an E/R type 4T-SRAM consisting of a vertical transistor SGT.例文帳に追加

縦型トランジスタＳＧＴで構成されたＥ／Ｒ型４Ｔ−ＳＲＡＭにおいて、小さいＳＲＡＭセル面積を実現する。 - 特許庁

To provide a static random access memory (SRAM) having a decreased leakage current during an active mode and to provide its operating method.例文帳に追加

アクティブモードの間、減少した漏洩電流を有するスタティック・ランダム・アクセス・メモリ(SRAM)及びその動作方法を提供すること。 - 特許庁

To provide a DRAM in which power consumption of refreshing is reduced to degree of a data retention mode of a low/medium speed SRAM.例文帳に追加

本発明は、リフレッシュの低消費電力化を、中低速SRAMのデーターリテンションモード並に下げたＤＲＡＭを提供することにある。 - 特許庁

The evaluation result of the write operation margin of the SRAM cell is used to obtain the maximum capacity of a writable SRAM.例文帳に追加

また、ＳＲＡＭセルの書き込み動作マージンの評価結果を用い、書き込み可能なＳＲＡＭの最大容量を求める。 - 特許庁

To provide an SRAM memory and a microprocessor, comprising a logic portion formed on a silicon substrate and an SRAM array portion.例文帳に追加

シリコン基板上に形成された論理部分と、ＳＲＡＭアレイ部分を備えるＳＲＡＭメモリ及びマイクロプロセッサの提供。 - 特許庁

A memory 2 includes an SRAM 21 of a bank 0 and an SRAM 22 of a bank 1 in accordance with each of the data of the plurality of sections.例文帳に追加

メモリ２は、複数部分のデータのそれぞれに対応し、バンク０のＳＲＡＭ２１と、バンク１のＳＲＡＭ２２とを含む。 - 特許庁

To provide a semiconductor integrated circuit device capable of automatically initializing an SRAM without requiring an SRAM having a built-in initialization circuit.例文帳に追加

従来、ＳＲＡＭの初期化を行うためには、ソフトウエア処理もしくはイニシャライズ回路内蔵ＳＲＡＭが必要である。 - 特許庁

Then the SRAM 24 holds a data signal inputted from the source signal line 23 to the SRAM 24 through the TFT 21 for selection until a next data signal is inputted to the SRAM 24.例文帳に追加

そして、ＳＲＡＭ２４は、ソース信号線２３から選択用ＴＦＴ２１を介してＳＲＡＭ２４に入力されたデータ信号を、次のデータ信号がＳＲＡＭ２４に入力されるまで保持する。 - 特許庁

An SRAM 24 holds data while an ignition switch 40 is turned off.例文帳に追加

ＳＲＡＭ２４は、イグニッションスイッチ４０のオフ時にもデータを保持する。 - 特許庁

To provide a structure for a dual-port SRAM cell, and layout design.例文帳に追加

デュアルポートＳＲＡＭセルの構造とレイアウト設計を提供する。 - 特許庁

To improve the reliability of a semiconductor apparatus having an SRAM.例文帳に追加

ＳＲＡＭを有する半導体装置の信頼性を向上させる。 - 特許庁

DUAL PORT READING SRAM CELL HAVING SOFT ERROR IMMUNITY IMPROVED例文帳に追加

ソフト・エラー・イミュニティが改善されたデュアル・ポート読み取りＳＲＡＭセル - 特許庁

To prevent malfunction of a pseudo-SRAM having a paging operation function.例文帳に追加

ページ動作機能を有する擬似ＳＲＡＭの誤動作を防止する。 - 特許庁

To accelerate a core access of a pseudo SRAM.例文帳に追加

本発明は、擬似ＳＲＡＭの、コア・アクセスを高速化できるようにする。 - 特許庁

MULTI-PORT SRAM CELL AND SEMICONDUCTOR INTEGRATED CIRCUIT HAVING IT例文帳に追加

マルチポートＳＲＡＭセル及びそれを有する半導体集積回路 - 特許庁

SEMICONDUCTOR DEVICE, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, AND SRAM CELL例文帳に追加

半導体装置、半導体装置の製造方法、及びＳＲＡＭセル - 特許庁

WRITE ASSIST CIRCUIT FOR IMPROVING WRITE MARGIN OF SRAM CELL例文帳に追加

ＳＲＡＭセルの書き込みマージンを改善する書き込みアシスト回路 - 特許庁

A signal to be output by the SRAM type FPGA 101 and the SRAM type FPGA 102 is input to a selection chip 200.例文帳に追加

選択チップ２００には、ＳＲＡＭ型ＦＰＧＡ１０１とＳＲＡＭ型ＦＰＧＡ１０２の出力する信号が入力される。 - 特許庁

This method is a method for operating a SRAM having three vertical lines, six all lines, and a column clear function, its cells, and an array of the cells.例文帳に追加

3本の垂直ラインおよび6本の総ライン数のみを有し列クリア機能を有するSRAM、およびそのセルとセルのアレイを操作する方法。 - 特許庁

Leakage current of a MOS transistor in a memory cell is reduced by controlling the potential of a source line ssl of a driving MOS transistor in an SRAM memory cell MC.例文帳に追加

SRAMメモリセルMC内の駆動MOSトランジスタのソース線sslの電位を制御することでメモリセル内のMOSトランジスタのリーク電流を低減する。 - 特許庁

The potential of a source line ssl of a driving MOS transistor in an SRAM memory cell MC is controlled so as to reduce the leakage current of MOS transistors in a memory cell.例文帳に追加

SRAMメモリセルMC内の駆動MOSトランジスタのソース線sslの電位を制御することでメモリセル内のMOSトランジスタのリーク電流を低減する。 - 特許庁

To provide a two port type SRAM cell having a column clear function in which vertical lines crossing a cell are four lines or less and all lines are six lines or less.例文帳に追加

セルを横切る垂直ラインが4本以下で、総ライン数6本以下の、列クリア機能を有する2ポート式SRAMセルを提供すること。 - 特許庁

The SRAM cell further comprises a pass-gate transistor including a portion of a second gate strip, and forms a first sub pass-gate transistor with the straight fin.例文帳に追加

SRAMセルは、更に、第二ゲートストリップの一部分を含むパスゲートトランジスタからなり、ストレートフィンを有する第一サブパスゲートトランジスタを形成する。 - 特許庁

A CPU 21 periodically writes data in the SRAM 24, and conducts engine control by fetching data stored in the SRAM 24 to conduct engine control.例文帳に追加

ＣＰＵ２１は、定期的にＳＲＡＭ２４にデータを書き込み、ＳＲＡＭ２４に記憶されたデータを取り込んでエンジン制御を実施する。 - 特許庁

The leak current of a MOS transistor in a memory cell is reduced by controlling the potential of a source line ssl of a driving MOS transistor within a SRAM memory cell MC.例文帳に追加

SRAMメモリセルMC内の駆動MOSトランジスタのソース線sslの電位を制御することでメモリセル内のMOSトランジスタのリーク電流を低減する。 - 特許庁

The selection chip 200 respectively compares each signal to be output by the SRAM type FPGA 101 and the SRAM type FPGA 102.例文帳に追加

選択チップ２００は、ＳＲＡＭ型ＦＰＧＡ１０１とＳＲＡＭ型ＦＰＧＡ１０２の出力する各信号を個々に比較している。 - 特許庁

To provide a memory controller capable of quickly accessing a NAND flash memory even without installing an I/F exclusive to the NAND flash memory or a high-speed SRAM I/F.例文帳に追加

NANDフラッシュメモリ専用のI/F や高速SRAM I/Fを設置せずとも、NANDフラッシュメモリを高速にアクセスすることができるメモリコントローラを提供する。 - 特許庁

To manufacture an HLR type SRAM based on the pattern of a TFT type SRAM only through a simple change of a circuit arrangement.例文帳に追加

簡単な回路配置の変更のみでＴＦＴ型ＳＲＡＭのパターンを基にＨＬＲ型ＳＲＡＭを製造できるようにする。 - 特許庁

A circuit and a method are provided for improving the soft error rate of a dual port reading SRAM cell.例文帳に追加

好適な実施形態では、本発明は、デュアルポート読み出しSRAMセルにおけるソフトエラー率を改善するための回路及び方法を提供する。 - 特許庁

One embodiment includes a 4-transistor type SRAM (called "4T-2C NV SRAM") 10 which includes at least one of ferroelectric capacitors 20 and 21.例文帳に追加

本発明の実施形態は、少なくとも１つの強誘電体コンデンサ２０と２１を含む４トランジスタ式ＳＲＡＭ１０である。 - 特許庁

To provide a semiconductor memory device that externally operates on a timing condition like an SRAM product while internally performing a refresh function.例文帳に追加

内部的にリフレッシュ機能を行いながら外部的にはSRAM製品のようなタイミング条件で動作する半導体メモリ装置を提供する。 - 特許庁

This controller is provided with a ROM, an SRAM, a means for writing data to the SRAM, a selecting means for selecting an output of the ROM or the SRAM in accordance with an address supplied to the ROM and the SRAM, and a controlling means for outputting the address to the ROM and the SRAM and operating an output of the selecting means as program data.例文帳に追加

ＲＯＭと、ＳＲＡＭと、前記ＳＲＡＭにデータを書き込む手段と、前記ＲＯＭとＳＲＡＭに供給されるアドレスに応じて前記ＲＯＭまたはＳＡＲＭの出力を選択する選択手段と、前記ＲＯＭとＳＲＡＭにアドレスを出力して前記選択手段の出力をプログラムデータとして動作する制御手段とを備える。 - 特許庁