「sRAM」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

To provide a DDR SRAM which applies both systems of a two bits pre-fetch system and a wave pipeline system and can output data at high speed.例文帳に追加

２ビットプリフェッチ方式とウェーブパイプライン方式の両方式を適用した高速データ出力可能なDDR SDRAMを提供する。 - 特許庁

One set of dummy memory cells in which Hi/Lo level data are held is provided for each word line in a memory which is an SRAM.例文帳に追加

ＳＲＡＭであるメモリには、ハイ／ローレベルのデータが保持された１組のダミーメモリセルがワード線毎にそれぞれ設けられている。 - 特許庁

The generator is characterized in that it has a storage means for storing in the SRAM and the DRAM the pattern data after interpreted.例文帳に追加

本装置は、パターンデータを解釈してＳＲＡＭ、ＤＲＡＭに格納する格納手段を有することを特徴とする装置である。 - 特許庁

To achieve a high production yield and to compensate variance for the threshold voltages of MOS transistors of a CMOS-SRAM.例文帳に追加

高い製造歩留を可能とすると伴に、ＣＭＯＳ・ＳＲＡＭのＭＯＳトランジスタのしきい値電圧のバラツキを補償すること。 - 特許庁

To provide a semiconductor memory provided with an SRAM sufficiently suppressing the generation of soft errors, and also to provide a its manufacturing method.例文帳に追加

ソフトエラーの発生を十分に抑止可能なＳＲＡＭを含む半導体記憶装置およびその製造方法を提供する。 - 特許庁

To provide a semiconductor device capable of suppressing characteristic variation to be caused by the patterning deviation of gate electrodes and capable of composing an SRAM.例文帳に追加

ゲート電極のパターニングずれが引き起こす特性変動を抑制でき、ＳＲＡＭを構成する半導体装置を提供する。 - 特許庁

The memory cell of SRAM has a first conducting layer 6a, a second conducting layer 16b and a third conducting layer 16c.例文帳に追加

ＳＲＡＭのメモリセルは第１の導電層１６ａ、第２の導電層１６ｂ及び第３の導電層１６ｃを備える。 - 特許庁

In the tag mode, the data memory of an SRAM 2 as a secondary cache memory is used as the tag memory of a DRAM 4 as large capacity memory.例文帳に追加

タグ・モードでは、二次キャッシュメモリとしてのＳＲＡＭ２のデータメモリを大容量メモリであるＤＲＡＭ４のタグメモリとして利用する。 - 特許庁

To provide a SRAM cell or the like in which a cost can be reduced by decreasing the number of bit lines being connected.例文帳に追加

接続するビットラインの数を減少させることにより、コストを低減することができるＳＲＡＭセル等を提供する。 - 特許庁

To provide semiconductor device including SRAM cell for enabling improvement in resistivity to software error, and also to provide manufacturing method of the same semiconductor device.例文帳に追加

ソフトエラー耐性を向上させることが可能なＳＲＡＭセルを備えた半導体装置とその製造方法を提供する。 - 特許庁

An HPF 12 extracts a frequency component from the image signal output at the second transmission rate from the SRAM 11.例文帳に追加

ＨＰＦ１２は、ＳＲＡＭ１１から第２の伝送レートで出力される画像信号から周波数成分を抽出する。 - 特許庁

Furthermore, since the SRAM 83 requires no power for its refreshment, the power consumed by the digital still camera can be reduced.例文帳に追加

また、ＳＲＡＭ８３はリフレッシュのための電力が不要でありため、デジタルカメラで消費する電力を低減することができる。 - 特許庁

To provide a semiconductor device having an SRAM cell free of a risk of a short circuit between adjacent shared contacts.例文帳に追加

隣接するシェアードコンタクト間の短絡が発生するおそれの少ないＳＲＡＭセルを有する半導体装置を提供する。 - 特許庁

SRAM MEMORY CELL HAVING TRANSISTORS INTEGRATED AT SEVERAL LEVELS AND THRESHOLD VOLTAGE VT OF WHICH IS DYNAMICALLY ADJUSTABLE例文帳に追加

いくつかのレベルのところに集積された、しきい値電圧ＶＴが動的に調整可能なトランジスタを有するＳＲＡＭメモリセル - 特許庁

To shorten an access time largely by increasing transfer speed of an address signal in a buffer circuit provided in a SRAM macro-cell.例文帳に追加

ＳＲＡＭマクロセルに設けられたバッファ回路におけるアドレス信号の転送を高速化し、アクセス時間を大幅に短縮する。 - 特許庁

To provide a system, method, and apparatus for performing prefetch from a dynamic random access memory (DRAM) to a static random access memory (SRAM).例文帳に追加

ダイナミック・ランダムアクセスメモリ（ＤＲＡＭ）からスタティック・ランダムアクセスメモリ（ＳＲＡＭ）へのプリフェッチを行うシステム、方法及び装置を提供する。 - 特許庁

When log data is uploaded, the PC 41 requests the log data of a user stored in an SRAM 24 to the remote controller 1.例文帳に追加

ログデータをアップロードする場合、ＰＣ４１からリモコン１に、ＳＲＡＭ２４に記憶されているユーザのログデータが要求される。 - 特許庁

To provide a semiconductor device having an SRAM cell with low power consumption using transistors having small variation in characteristics.例文帳に追加

特性のばらつきが少ないトランジスタを用いた消費電力の少ないＳＲＡＭセルを有する半導体装置を提供する。 - 特許庁

The MEMS device has a size which approximates that of an SRAM cell, and it can be built easily into an existing integrated-circuit chip.例文帳に追加

ＭＥＭＳ装置はだいたいＳＲＡＭセルの大きさであり、既存の集積回路チップに容易に組み込むことができる。 - 特許庁

To provide a semiconductor device including an SRAM, which has a structure where holding data is not easily destroyed due to an α beam software error.例文帳に追加

α線ソフトエラーによる保持データの破壊が生じにくい構造を有する、ＳＲＡＭを含む半導体装置を提供する。 - 特許庁

When an operating part 3 instructs a backup storage operation, a using state file is generated in a flash RAM 5 or an SRAM 6.例文帳に追加

操作部３によりバックアップ保存操作指令があると、フラッシュＲＡＭ５またはＳＲＡＭ６に使用状態ファイルを生成する。 - 特許庁

Data transfer between a DRAM and a SRAM is performed by providing separately data transfer circuits (81, 85, 82) having a latch function for transferring data from a SRAM array and data transfer circuits (83, 84, 86) having a latch function for transferring data from a DRAM array.例文帳に追加

ＳＲＡＭアレイからのデータを転送するラッチ機能を有するデータ転送回路（８１,８５,８２）とＤＲＡＭアレイからのデータを転送するデラッチ機能を有するータ転送回路（８３,８４,８６）を別々に設けてＤＲＡＭとＳＲＡＭとの間のデータ転送を実行する。 - 特許庁

Thus, since data transfer is performed to the SRAM 30 only for the part of the bug measure and code change of a program, a data amount to be transferred from an external storage device to the SRAM 30 can be reduced and the system can be started at high speed.例文帳に追加

したがって、プログラムのバグ対策やコード変更の部分のみＳＲＡＭ３０にデータ転送を行なえばよいため、外部記憶装置からＳＲＡＭ３０に転送するデータ量を削減することができ、システムの立ち上げを高速に行なうことが可能となる。 - 特許庁

To provide a SRAM (Static Random Access Memory) cell capable of performing reading and writing operations simultaneously without collision while reducing a size of cell, by providing a dual port SRAM cell constituted of six transistors.例文帳に追加

６個のトランジスタから構成されたデュアルポートＳＲＡＭセルを提供することによって、セルのサイズを縮小しながらも読み出しと書き込みが衝突なし同時に可能にしたＳＲＡＭ(Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ)セルを提供すること。 - 特許庁

To provide a gate circuit using a double insulated gate field effect transistor, an SRAM cell circuit, a multi-input CMOS gate circuit, a CMOS-SRAM cell circuit and an integrated circuit that simultaneously satisfy both of the high speed operation of a unit circuit and reduced power consumption.例文帳に追加

単位回路の、高速動作と消費電力の減少を両立させた二重絶縁ゲート型電界効果トランジスタを用いたゲート回路、ＳＲＡＭセル回路、多入力ＣＭＯＳゲート回路、ＣＭＯＳ−ＳＲＡＭセル回路、集積回路を提供することである。 - 特許庁

The semiconductor device includes a memory cell region 100 including the SRAM, a peripheral circuit region 200 including the peripheral circuit of the SRAM and a dummy cell region 300 positioned between the memory cell region and the peripheral circuit region on the same silicon substrate 40.例文帳に追加

半導体装置は、同一のシリコン基板４０に、ＳＲＡＭを含むメモリセル領域１００と、ＳＲＡＭの周辺回路を含む周辺回路領域２００と、メモリセル領域と該周辺回路領域との間に位置するダミーセル領域３００と、を含む。 - 特許庁

A digital mixer 100 includes a RAM 3 and a SRAM 11 and the SRAM 11 includes an original region 111 for storing completed scenes (operation data), a shadow region 112 for storing partially edited scenes, and a current region 114 to be used for scene editing.例文帳に追加

ディジタルミキサ１００は、ＲＡＭ３とＳＲＡＭ１１を備え、ＳＲＡＭ１１は、完成したシーン（動作データ）を保存するオリジナル領域１１１と、一部編集したシーンを保存するシャドウ領域１１２と、シーン編集の際に使用するカレント領域１１４とを備える。 - 特許庁

DRAM devices and SRAM devices have a NAND interface system (interface system in which the same pin is commonly used for an address and data) so as to be coupled directly to a bus (address/data bus and control bus) of a NAND flash memory device connected to a microprocessor.例文帳に追加

本発明によると、DRAM装置及びSRAM装置はマイクロプロセッサーに連結されたNAND型フラッシュメモリ装置のバス（アドレス/データバス及び制御バス）に直接連結されるようにNANDインターフェイス方式（同一のピンがアドレス及びデータに共通に使用されるインターフェイス方式）を有する。 - 特許庁

To provide a static memory cell capable of improving a write margin while suppressing a static noise margin and to provide an SRAM device.例文帳に追加

スタティック・ノイズマージンの劣化を抑えつつライトマージンの向上を図ることができるスタティック型メモリセルおよびＳＲＡＭ装置を提供する。 - 特許庁

Some storage data of the first and second tables in the DRAM is stored in the built-in SRAM 33 via burst transfer of the DRAM.例文帳に追加

内蔵ＳＲＡＭ３３には、ＤＲＡＭのバースト転送によってＤＲＡＭの第１と第２のテーブルの一部の格納データが格納される。 - 特許庁

P0 and N0, and P1 and N1 are connected each other to constitute a circuit for one bit of an SRAM by a normal CMOS.例文帳に追加

Ｐ０，Ｎ０とＰ１，Ｎ１とを相互に接続して、通常のＣＭＯＳによるＳＲＡＭの１ビット分の回路を構成している。 - 特許庁

To provide an SRAM memory cell in which a floating effect occurring when an SOI substrate is used and to provide a method for manufacturing the same.例文帳に追加

ＳＯＩ基板を使用する場合に発生する浮動体効果を除去するＳＲＡＭセル及びその製造方法を提供する。 - 特許庁

To provide an SRAM cell with small dimensions, capable of performing writing by using differential motion without having an effect of a path of write on a state held upon read.例文帳に追加

リード時にライトのパスが状態保持に影響せず、ライトを差動で行えるようなＳＲＡＭセルを小面積で実現する。 - 特許庁

The SRAM 5/6 once accumulates the data intermittently transferred in a predetermined number of batches before writing in the SDRAM 18.例文帳に追加

ＳＲＡＭ５・６は、断続的に所定の回数に分かれて転送されてきたデータを、ＳＤＲＡＭ１８に書き込む前に一旦蓄積する。 - 特許庁

A distortion aberration correction processing apparatus 14 includes a DRAM 4 and an SRAM 5 for storing an object image from the optical system 1.例文帳に追加

歪曲収差補正処理装置１４は、光学系１からの被写体象を格納するための、ＤＲＡＭ４と、ＳＲＡＭ５と、を備える。 - 特許庁

Each inverter is connected to a power source through a transistor (S4 or S5), and these transistors are cut off when the data are written into the SRAM cell.例文帳に追加

各インバータは電源にトランジスタ（Ｓ４，Ｓ５）を通じて接続され，ＳＲＡＭセルにデータを書き込む時，上記トランジスタを遮断する。 - 特許庁

Consequently, the 1st and 2nd column decoders designate addresses alternately to the SRAM array 120 and data are read out by turns.例文帳に追加

これにより、第一および第二の列デコーダがＳＲＡＭアレイ１２０に対してアドレスを交互に指定し、データが交互に読み出される。 - 特許庁

To provide a cell power switching circuit in a nonvolatile memory device like an SRAM and a method for applying a cell power voltage thereby.例文帳に追加

ＳＲＡＭのような揮発性メモリ装置でのセルパワースイッチング回路とそれによるセルパワー電圧印加方法を提供することにある。 - 特許庁

The leak current in the SRAM memory cell during the operation and the standby is reduced and the consumption current can be reduced.例文帳に追加

動作時及び待機時の両方におけるＳＲＡＭメモリセルでのリーク電流を低減し、消費電流を低減することができる。 - 特許庁

LATCH CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT PROVIDED WITH THE SAME, SRAM, FLIP-FLOP CIRCUIT, INFORMATION APPARATUS, COMMUNICATION APPARATUS, AV APPARATUS, AND MOBILE OBJECT例文帳に追加

ラッチ回路及びこれを備えた半導体集積回路、ＳＲＡＭ、フリップフロップ回路、情報機器、通信機器、ＡＶ機器及び移動体 - 特許庁

Two bit lines BL1 and BL2 of the SRAM cell are respectively set to a low voltage state (Low) and a high voltage state (High).例文帳に追加

ＳＲＡＭセルの２本のビット線ＢＬ１，ＢＬ２をそれぞれ低電圧状態（Ｌｏｗ）、高電圧状態（Ｈｉｇｈ）にする。 - 特許庁

To provide a semiconductor memory device which prevents data corruption of SRAM cells due to an influence of noise with reduced area.例文帳に追加

ＳＲＡＭセルをノイズの影響によるデータ破壊を防ぐとともに、低面積化することができる半導体記憶装置を提供する。 - 特許庁

The corrected digital value is calculated for effective value by an effective value calculation part 19, considering LSB supplied from the SRAM 22.例文帳に追加

補正されたデジタル値は、ＳＲＡＭ２２から供給されるＬＳＢを考慮して実効値演算部１９で実効値演算される。 - 特許庁

All word lines are fixed to a low level by a write recovery signal/ϕWE that is generated immediately after the data write operation of the SRAM.例文帳に追加

ＳＲＡＭのデータ書込動作直後に発生するライトリカバリ信号／φＷＥによって，全てのワード線はＬレベルに固定される。 - 特許庁

The tensile stress-containing insulating film 51 is formed on an n-type MIS transistor in an SRAM drive region SD.例文帳に追加

一方、ＳＲＡＭドライブ領域ＳＤにおけるＮ型のＭＩＳトランジスタの上に、引っ張り応力含有絶縁膜５１を形成する。 - 特許庁