「sRAM」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

To provide a complete CMOS SRAM cell which can minimize the length of a bit line, having a rectilinear active region.例文帳に追加

直線形の活性領域をもち、ビットラインの長さを最小化させることができる完全ＣＭＯＳ ＳＲＡＭセルを提供する。 - 特許庁

To provide a method for designing a 6T SRAM cell having greater stability and/or a smaller cell size.例文帳に追加

より優れた安定性またはより小さなセル・サイズあるいはその両方を有する６Ｔ ＳＲＡＭを設計する方法を提供すること - 特許庁

The SRAM cell layout comprises such improved aspect ratio as the vertical size of a cell is decreased relative to the horizontal size.例文帳に追加

このＳＲＡＭセルレイアウトは、セルの垂直寸法がセルの水平寸法に対して低減されている改良されたアスペクト比を有している。 - 特許庁

Other contact electrodes 24, 27, 28, and 30 to 33 are also similarly arranged to reduce the size of the SRAM.例文帳に追加

他のコンタクト電極２４，２７，２８，３０〜３３についても同様の配置とすることにより、ＳＲＡＭのサイズ縮小化を図ることができる。 - 特許庁

The CLK synchronization SRAMIF 21 makes the PDPRAM 20 composed of the DRAM cell array operate as the pseudo-SRAM.例文帳に追加

ＣＬＫ同期ＳＲＡＭＩＦ２１は、ＤＲＡＭセルアレイで構成されているＰＤＰＲＡＭ２０を疑似的にＳＲＡＭとして動作させる。 - 特許庁

To realize an SRAM in which initialization of a memory cell can be performed comparatively simply and a time period required for the initialization can be shortened.例文帳に追加

メモリセルの初期化が比較的簡単に行なえ、イニシャライズに要する時間を短縮することが可能なＳＲＡＭを実現する。 - 特許庁

The degree of integration of a circuit in a CAM can be improved by applying this four transistors type SRAM to a CAM.例文帳に追加

この４トランジスタ型ＳＲＡＭをＣＡＭに適用することにより、ＣＡＭにおける回路の集積度を向上させることができる。 - 特許庁

The CAM cell uses a (p)-channel transistor as an access transistor for the SRAM cell, to improve efficiency of layout of a cell array.例文帳に追加

ＣＡＭセルは、セルアレイのレイアウトの効率を向上させるためにＳＲＡＭセルに対するアクセストランジスタとしてｐチャネルトランジスタを用いる。 - 特許庁

Thus, the need of providing a buffer SRAM for each IP is eliminated, and the integration into a small number of buffer SRAMs is made possible.例文帳に追加

したがって、ＩＰ毎にバッファＳＲＡＭを持たせる必要がなくなり、少数のバッファＳＲＡＭに統合することが可能となる。 - 特許庁

To provide an SRAM which outputs correct write data at write through operation, with little increase of a circuit scale.例文帳に追加

回路規模を殆ど増加することなく、ライトスルー動作時に正しい書き込みデータを出力することができるＳＲＡＭを提供する。 - 特許庁

To make an operation frequency high and to enable easily making multi-bit, in SRAM.例文帳に追加

本発明は、ＳＲＡＭにおいて、動作周波数が高く、しかも、容易に多ビット化できるようにすることを最も主要な特徴としている。 - 特許庁

To reduce the standby current of memory cells, in a semiconductor memory composed of unlocked 4Tr CMOS SRAM cells.例文帳に追加

無負荷型４Ｔｒ ＣＭＯＳ ＳＲＡＭセルにより構成される半導体記憶装置において、メモリセルのスタンバイ電流を削減する。 - 特許庁

Parts or the whole of an SRAM, a flash ROM, an EEPROM inside an on-vehicle device are replaced with an MRAM and structured.例文帳に追加

車載機器装置内のＳＲＡＭ、フラッシュＲＯＭ、ＥＥＰＲＯＭ等の一部又は、全てをＭＲＡＭに置き換えて構成する。 - 特許庁

A flash controller 20 in the RAM 10 controls the control signal for internal transmission to interrupt the transmission of the internal data when an access request from the external CPU 70 is made to the pseudo-SRAM 40, while the internal data are transmitted between the flash-type memory 60 and the pseudo-SRAM 40.例文帳に追加

ＲＡＭ１０内のフラッシュコントローラ２０は、フラッシュメモリ６０と擬似ＳＲＡＭ４０間の内部データ転送中に、外部ＣＰＵ７０から擬似ＳＲＡＭ４０に対してアクセス要求があったときに、その内部データ転送を中断するよう内部転送用制御信号を制御する。 - 特許庁

A header analysis section 14 analyzes the header information of an encoded frame transferred to an SRAM 70, acquires the information of the encoding order of slices in a frame and the data length of each slice, and calculates a start address indicative of a position in the SRAM 70 where each slice is stored.例文帳に追加

ヘッダ解析部１４は、ＳＲＡＭ７０に転送された符号化フレームのヘッダ情報を解析し、フレーム内のスライスの符号化順序と各スライスのデータ長の情報を取得し、各スライスがＳＲＡＭ７０に格納されている位置を示す開始アドレスを算出する。 - 特許庁

A semiconductor integrated circuit device 1 is equipped with; a SRAM (Static RAM) cell array 11 in which a plurality of memory cells each of which consists of CMOSFETs are arranged in matrix; and power source lines VL1 and GL1, etc., which are provided every one bit column , such as one bit column of the SRAM cell array 11.例文帳に追加

半導体集積回路装置１は、ＣＭＯＳＦＥＴから構成される複数のメモリセルが格子状に配置されたＳＲＡＭセルアレイ１１と、ＳＲＡＭセルアレイ１１の１ビット列等の１ビット列ごとに設けられた電源線ＶＬ１、ＧＬ１等を備えている。 - 特許庁

In this USB device controller using a SRAM for an end point FIFO regulated in USB standard, a transfer data storing register 12 is provided in the data transfer route between the SRAM 11 functioning as the in-transfer end point FIFO and a serial interface engine (SIE) 2.例文帳に追加

ＵＳＢ規格に規定されたエンドポイントＦＩＦＯにＳＲＡＭを使用したＵＳＢデバイスコントローラにおいて、イン転送用エンドポイントＦＩＦＯとして機能するＳＲＡＭ１１とシリアルインターフェイスエンジン（ＳＩＥ）２間のデータ転送経路に転送データ格納用のレジスタ１２を設けた - 特許庁

To provide a high voltage generator being suitable for adopting to a semiconductor memory which has a memory cell refreshing stored data, in which a refresh-function is performed internally and which is operated with timing conditions such as that of a SRAM(static random access memory) product, and a high voltage supply method.例文帳に追加

貯蔵されたデータをリフレッシュすべきメモリセルをもち、内部的にリフレッシュ機能を行いながら、外部的にはSRAM（static random access memory）製品のようなタイミング条件で動作する半導体メモリ装置に採用するに適合した高電圧発生器及び高電圧供給方法を提供するにある。 - 特許庁

The SRAM cell has NMOS drive transistors MDB and MDT and PMOS load transistors MLB and MLT as with a conventional 6 transistor SRAM cell, configures two CMOS inverters connected to a power line VDD and a ground line VSS, and holds data of one bit by positive feedback of cross-couple connection of the inverter pair.例文帳に追加

ＳＲＡＭセルは、従来の6トランジスタＳＲＡＭセルと同様に、ＮＭＯＳのドライブトランジスタMDB,MDT及びＰＭＯＳのロードトランジスタMLB,MLTを備え、電源線VDDとグランド線VSSに接続される２個のＣＭＯＳインバータを構成し、そのインバータ対のクロスカップル接続での正帰還により１ビットのデータを保持する。 - 特許庁

This controller 10 is provided with a power source circuit 24 to which two power source feeding paths 14 and 16 are connected, a control circuit 26 for receiving power source supply from the power source circuit 24, an SRAM 28 for storing control data and an EEPROM 30 for storing the data of the SRAM 28 just before power source supply is interrupted.例文帳に追加

制御装置１０は、２つの電源供給経路１４，１６が接続された電源回路２４と、電源回路２４から電源供給を受ける制御回路２６と、制御データを記憶するSRAM２８と、電源供給が遮断される直前にSRAM２８のデータを記憶するEEPROM３０とを有する。 - 特許庁

Depending on the state of a nonvolatile latch 7, a rewrite program in the second area of a flash memory 2 is copied to an SRAM 3 and rewriting of the flash memory 2 is started or a rewrite program in the third area of the flash memory 2 is copied to the SRAM 3 and rewriting of the flash memory 2 is started.例文帳に追加

不揮発性ラッチ７の状態により、フラッシュメモリ２の第２領域の書換プログラムをＳＲＡＭ３へコピーしてフラッシュメモリ２の書き換えを開始するか、フラッシュメモリ２の第３領域の書換プログラムをＳＲＡＭ３へコピーしてフラッシュメモリ２の書き換えを開始するかを切り換える。 - 特許庁

Information from writing of several times is stored in an SRAM buffer and then a large block of information from the SRAM buffer is written in the MRAM by one writing cycle to reduce power to be used for one writing cycle in the MRAM.例文帳に追加

数回の書込みからの情報をＳＲＡＭバッファに格納し、後に、情報の大きなブロックをＳＲＡＭバッファからＭＲＡＭに１回の書込みサイクルにおいて書き込むことにより、１回の書込みサイクルにおいてＭＲＡＭによって使用される電力を低減する。 - 特許庁

A CPU 24 erases a specified area of a nonvolatile memory 22 based on the control of the rewrite program stored in the SRAM 26, inputs the re-written data from the write device 60, stores it in the SRAM 26, and writes it in the specified area of the nonvolatile memory.例文帳に追加

ＣＰＵ２４はＳＲＡＭ２６に格納された書き換えプログラムの制御に基づき、不揮発性メモリ２２の所定の領域を消去し、書き込み装置６０から書き換えデータを入力し、ＳＲＡＭ２６に格納してから不揮発性メモリの所定の領域に書き込む。 - 特許庁

Terminal equipment to which a portion of a DRAM 20 is assigned as a packet buffer for storing a packet is provided with an SRAM whose reading/writing is more quickly performed than the DRAM, and configured to assign the storage region of the leading section of the packet of the packet buffer to the SRAM.例文帳に追加

パケットを格納するパケットバッファとして、ＤＲＡＭ２０の一部が割り当てられた端末装置において、ＤＲＡＭよりも読み書きが高速で行われるＳＲＡＭを設けて、前記パケットバッファにおける前記パケットの先頭部分の格納領域を、該ＳＲＡＭに割り当てる。 - 特許庁

When employing an interface of burst access from the outside and access to pseudo SRAM, a refresh command can be embedded in addition to an access command corresponding to burst access from the outside in a command cycle performed for the pseudo SRAM in a period corresponding to burst access from the outside.例文帳に追加

本発明は、外部からのバーストアクセスと擬似ＳＲＡＭへのアクセスとのインターフェースを採るに当たり、外部からのバーストアクセスに対応する期間に擬似ＳＲＡＭに対して行われるコマンドサイクル中に、外部からのバーストアクセスに対応するアクセスコマンドに加えてリフレッシュコマンドを埋め込ませることができる。 - 特許庁

At transmission, the data transferred from the BUS 2 side are written in a transmitted data area of the SRAM 40, and the data written in the transmitted data area of the SRAM 40 are read and transferred to the BUS 1 side when an instruction (reservation for the number of transferring times) for a transmission start is received from a processing part (CPU).例文帳に追加

送信時には、ＢＵＳ２側から転送されるデータをＳＲＡＭ４０の送信データ領域に書き込み、処理部（ＣＰＵ）から送信開始の指示（転送数の予約）があった場合に、ＳＲＡＭ４０の送信データ領域に書き込まれたデータを読み出し、ＢＵＳ１側に転送する。 - 特許庁

One bit line and two access data buses per port are used instead of conventional two bit lines and two access devices per port.例文帳に追加

従来のSRAMセルのポート当たり2本のビットラインおよびポート当たり2つのアクセスデバイスに換えて、ポート当たり1ビットラインおよび2つのアクセスデバイスを用いる。 - 特許庁

The memory cell of an SRAM is constituted of two drive MISFETs (DR_1, DR_2) and two vertical MISFETs (SV_1, SV_2).例文帳に追加

ＳＲＡＭのメモリセルは、２個の駆動ＭＩＳＦＥＴ（ＤＲ_１、ＤＲ_２）および２個の縦型ＭＩＳＦＥＴ（ＳＶ_１、ＳＶ_２）で構成されている。 - 特許庁

An integrated circuit 3 includes a TSIF 31, an RS decoder 32, a built-in SRAM 33, a DRAM interface 34 and a central processing unit 35.例文帳に追加

集積回路３は、ＴＳＩＦ３１、ＲＳデコーダ３２、内蔵ＳＲＡＭ３３、ＤＲＡＭインターフェース３４、中央処理ユニット３５を具備する。 - 特許庁

To pattern and make finer the local wiring of a full CMOS SRAM, without being affected by the level difference of a base.例文帳に追加

Ｆｕｌｌ ＣＭＯＳ ＳＲＡＭの局所配線を、下地の段差の影響を受けること無くパターンニング及び微細化できるようにすること。 - 特許庁

To improve user's convenience and to surely hold safety in a microcomputer using a SRAM (Static Random Access Memory) for storing setup data or the like to be held.例文帳に追加

保持したい設定データなどの記憶にＳＲＡＭを用いたマイコンにおいて、ユーザの利便性を高めると共に、安全性を確実に保つ。 - 特許庁

A memory space of the dual port SRAM connected between the device A and the device B via data transfer lines 4 and 5 is divided into seven blocks.例文帳に追加

デバイスＡとデバイスＢとの間にデータ転送線４、５を介して接続されるデュアルポートＳＲＡＭのメモリ空間を７ブロックに分割する。 - 特許庁

Regarding the other error data, an error buffer unit 510 formed by an SRAM having a fast operating speed in an image processing circuit is accessed.例文帳に追加

一方、それ以外の誤差データについては、画像処理回路内の動作速度の速いＳＲＡＭで構成される誤差バッファ部５１０にアクセスする。 - 特許庁

To provide a DRAM and a refreshing method performing successively normal access and refreshing in one operation cycle of a SRAM.例文帳に追加

本発明は、ＳＲＡＭの１動作サイクル内に、通常のアクセスとリフレッシュを逐次行うＤＲＡＭ及びリフレッシュ方法を提供することにある。 - 特許庁

Thanks to the SRAM cell layout, the additional vertical metal channel can be used to add one or more global bit lines.例文帳に追加

このＳＲＡＭセルレイアウトによれば、この追加の垂直メタルチャネルを、１本以上のグローバルビット線を追加するために使用することが可能になる。 - 特許庁

The pointer circuit 12 is formed by a register file 13, an address computing part 14, and a data storing part 15 allocated to a part of an SRAM 16.例文帳に追加

ポインタ回路１２は、レジスタファイル１３とアドレス演算部１４とＳＲＡＭ１６の一部に割り当てたデータ格納部１５とから構成される。 - 特許庁

A retrieval history of an item name, the facility name or the point name selected by a genre retrieval execution part 44 is held in an SRAM 7.例文帳に追加

ジャンル検索実行部４４にて選択された項目名もしくは施設名又は地点名は、検索履歴をＳＲＡＭ７上に保持される。 - 特許庁

A main analysis section 16 reads out the slices sequentially from the SRAM 70 by referring to the slice table 72 and analyzes data of each slice.例文帳に追加

メイン解析部１６は、スライステーブル７２を参照して、ラスタスキャン順にＳＲＡＭ７０からスライスを読み出して、各スライスのデータの解析を行う。 - 特許庁

To provide an SRAM (static RAM) which can perform high speed read-out operations with a low power source voltage and of which the circuit constitution and a manufacturing method can be simplified.例文帳に追加

低い電源電圧で高速読み出し動作が可能で、かつ回路構成及び製造工程が簡素化できるＳＲＡＭを提供する。 - 特許庁

An SRAM cell has an SOI/bulk hybrid structure, where source/ drain diffusion regions 206, 208 have not reached an underlying insulator layer 212.例文帳に追加

ＳＲＡＭセルはＳＯＩ／バルク混成構造を有し、ソース／ドレイン拡散領域２０６、２０８は下地絶縁物層２１２には到達していない。 - 特許庁

The first FRAM cell selecting transistor Q0 and the first SRAM cell selecting transistor Q6 are accessed by the same bit line BL0.例文帳に追加

第１のＦＲＡＭセル選択トランジスタＱ０と第１のＳＲＡＭセル選択トランジスタＱ６とは、同一のビット線ＢＬ０によりアクセスされる。 - 特許庁

To provide a semiconductor memory device which can be replaced by a SRAM completely, has simple constitution, and is easy to use, and its control method.例文帳に追加

より完全にＳＲＡＭと置き換え可能とし、簡単な構成で、使い勝手のよい半導体記憶装置とその制御方法を提供する。 - 特許庁

To provide a semiconductor device for which wiring in a memory cell of an SRAM is surely formed and an electric connection is excellently performed.例文帳に追加

ＳＲＡＭのメモリセルにおける配線を確実に形成することがきて、電気的な接続が良好に行われる半導体装置を提供する。 - 特許庁

To perform evaluation of asymmetry of operation of transistors constituting a SRAM memory cell without calculating a static noise margin in a short time easily.例文帳に追加

ＳＲＡＭメモリセルを構成するトランジスタ動作の非対称性の評価を、スタティックノイズマージンを算出することなく、短時間でかつ容易に行う。 - 特許庁

The written data in the SRAM 24 is divided into a first data containing sequentially varying data or each learning value and a second data other than the first data.例文帳に追加

ＳＲＡＭ２４の書き込みデータは、逐次変化するデータや各学習値を含む第１データと、それ以外の第２データとに区分されている。 - 特許庁