「sRAM」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

That is, the SRAM cell 1 is designed such that W2=W3=W4 and L2=L3=L4.例文帳に追加

すなわち、ＳＲＡＭセル１は、Ｗ２＝Ｗ３＝Ｗ４、且つＬ２＝Ｌ３＝Ｌ４となるように設計されている。 - 特許庁

To hold the phase difference between readout data and a readout clock constant by a memory control circuit for a standard SRAM.例文帳に追加

標準ＳＤＲＡＭのメモリ制御回路において、読出しデータと読出しクロックの位相差を一定に保つ。 - 特許庁

DIFFERENTIAL CURRENT EVALUATION CIRCUIT FOR EVALUATING MEMORY STATE OF SRAM SEMICONDUCTOR MEMORY CELL, AND SENSE AMPLIFIER CIRCUIT例文帳に追加

ＳＲＡＭ半導体メモリーセルのメモリー状態を評価するための差動電流評価回路およびセンスアンプ回路 - 特許庁

To provide a pseudo SRAM capable of operating in a continuous burst mode and a method controlling burst mode operation thereof.例文帳に追加

連続的なバーストモードで動作可能な擬似ＳＲＡＭ及びそのバーストモード動作制御方法を提供する。 - 特許庁

The SRAM has a refreshing unit 20 for performing a refreshing operation to maintain a state of an electric charge in a memory cell.例文帳に追加

メモリセルにおける電荷の状態を維持するためのリフレッシュを行なうリフレッシュ部２０をそなえて構成する。 - 特許庁

To provide a neutron detection structure readily manufactured and utilizing a readily available SOI SRAM.例文帳に追加

簡単に製造でき、市販入手可能なＳＯＩ ＳＲＡＭを利用したニュートロン検出構造を提供する。 - 特許庁

To provide a semiconductor integrated circuit device equipped with an SRAM in which low power consumption and a high speed are achieved.例文帳に追加

低消費電力と高速化を実現したＳＲＡＭを備えた半導体集積回路装置を提供する。 - 特許庁

For a controller of hybrid equipment, the SRAM and an SRAM controller equipped with a cache memory controller and a fast memory controller are arranged in the form of provision from a CPU, and the SRAM is reconstituted dynamically with the cache memory and fast memory according to whether a performed process is proper to make memory access fast irrelevantly to the process.例文帳に追加

複合機器の制御装置において、ＣＰＵから提げる形でＳＲＡＭと、キャッシュメモリコントローラ及び高速メモリコントローラを備えたＳＲＡＭ制御コントローラを配置する事により、行なわれる処理の適不適に応じてＳＲＡＭをキャッシュメモリ、高速メモリと動的に再構成することによって、処理によらずメモリアクセスの高速化を実現するシステム。 - 特許庁

This circuit is provided with an SRAM 1 for storing data and a latch group 91 for inputting a data signal outputted from the DO[7:0] terminal of the SRAM 1 and latching the data signal with timing of a signal change after the signal change to instruct the output of the data signal by an output trigger signal to instruct the output of the data signal to the SRAM 1.例文帳に追加

データを記憶するＳＲＡＭ１と、ＳＲＡＭ１のＤＯ［７：０］端子から出力されるデータ信号を入力し、ＳＲＡＭ１にデータ信号の出力を命じる出力トリガ信号がデータ信号の出力を命じる信号変化をした後の信号変化のタイミングでデータ信号をラッチするするラッチ群１９とを備える。 - 特許庁

To compensate for reduction of effective gate width generated by formation of an element region of a flash memory in a transistor forming an SRAM, in a semiconductor integrated circuit device in which the SRAM is included and moreover a flash memory is also mounted.例文帳に追加

ＳＲＡＭを含み、さらにフラッシュメモリを混載される半導体集積回路装置において、ＳＲＡＭを構成するトランジスタにフラッシュメモリの素子領域形成に伴って生じる実効的なゲート幅の減少を補償する。 - 特許庁

If then the second processing executed in parallel with the control processing passes a judgement that initialization has been conducted (S210 and 220: YES), the specific data in the EEPROM is copied in the SRAM and the data is restored, and the hysteresis data is turned into 'complete' (S240 and S250).例文帳に追加

そしてその後、制御処理と並行して実行される第２の処理にて、上記初期化が行われたと判断すると(S210・220:YES) 、EEPROM内の特定のデータをSRAMにコピーしデータを復元させ、更に上記履歴データを“完了”にする(S240,S250) 。 - 特許庁

Conditions for this information equipment to be enabled or conditions for this information equipment to be disabled are set, and the set contents are recorded as state shift condition setting data 152 in an SRAM 150.例文帳に追加

本情報機器が利用可能な状態へ遷移するための条件や、利用不可能な状態へ遷移するための条件を設定を行い、設定された内容はSRAM 150内の状態遷移条件設定データ152として記録される。 - 特許庁

To provide a technology to display a learning result when an abnormality of SRAM is generated in a passive learning, by determining in a CPU whether the abnormality of SRAM is generated in a spontaneous learning or passive learning.例文帳に追加

ＣＰＵはＳＲＡＭ異常が自発的に行う学習又は受動的に行う学習の何れで発生したかを判断し受動的に行う学習で発生した場合に学習結果を表示させる技術を提供する。 - 特許庁

The DRAM 123 stores a copy of the registration data including the routing information for packet transmission of the SRAM/CAM 122.The registration data of the SRAM/CAM 122 is refreshed for every predetermined period by the registration data of the DRAM 123.例文帳に追加

ＤＲＡＭ１２３には、ＳＲＡＭ／ＣＡＭ１２２のパケット転送用の経路情報を含む登録データのコピーが記憶され、このＤＲＡＭ１２３の登録データにより、ＳＲＡＭ／ＣＡＭ１２２の登録データが所定周期毎にリフレッシュされる。 - 特許庁

To provide a method by which operation timing of both ports of a DP-SRAM core can be surely put into a Disturb state by incorporating a circuit which can put the operation timing of both ports into the Disturb state into the DP-SRAM core.例文帳に追加

ＤＰ−ＳＲＡＭコアに両ポートの動作タイミングをＤｉｓｔｕｒｂ状態に合わせることのできる回路を組み込むことで、確実にＤｉｓｔｕｒｂ状態に合わせることのできる方法を提供する。 - 特許庁

To improve performance of an SRAM circuit in a low power-supplying-voltage condition by constituting an SRAM memory cell with an FD-SOI transistor, and controlling the potential of the lower layer of the embedded oxide film of the SOI transistor constituting a drive transistor.例文帳に追加

ＳＲＡＭメモリセルをＦＤ−ＳＯＩトランジスタで構成し、駆動トランジスタを構成するＳＯＩトランジスタの埋め込み酸化膜の下の層の電位を制御して、低電源電圧状態でのＳＲＡＭ回路の性能を向上させる。 - 特許庁

The SRAM control circuit 150 copies, when the read block image contains pixels at the edge of the image data, the pixels at the edge contained in the read block image and writes them to either one of the areas of the SRAM 150.例文帳に追加

ＳＲＡＭ制御回路１５０は、読み出されたブロック画像が画像データの端部の画素を含む場合、読み出したブロック画像に含まれる端部の画素をコピーしてＳＲＡＭ１５０のいずれか一方の領域に書き込む。 - 特許庁

To provide an SRAM device having a configuration for effectively detecting a product, which is small in noise margin and has possibility to cause a malfunction in a market, and the defective connection of one of a pair of read-out bit lines, and to provide a method for testing the SRAM device.例文帳に追加

ノイズマージンが小さく市場で誤動作をする可能性が高い物や、読み出しビット線対の片側の接続不良を有効に検出するための構成を有するＳＲＡＭ装置とそのテスト方法を提供する。 - 特許庁

When the SRAM array is in a standby mode, voltage offset is provided between the source voltage and both of the SRAM array lower supply node V_SS-ARRAY and the word line driver lower supply node V_SS-WL.例文帳に追加

ＳＲＡＭアレイがスタンバイ・モードであるとき、ソース電圧と、ＳＲＡＭアレイ・ロアー供給ノードＶ_ＳＳ−ＡＲＲＡＹ及びワードライン・ドライバ・ロアー供給ノードＶ_ＳＳ−ＷＬの両方との間に電圧オフセットが提供される。 - 特許庁

A CPU 100 can transfer data to a CPU 101 through, for example, an individual register 40 or a shared SRAM.例文帳に追加

例えば個別レジスタ４０または共用ＳＲＡＭを介してＣＰＵ１００からＣＰＵ１０１にデータ転送できる。 - 特許庁

In order to increase a throughput, head delivery data is stored in SRAM with a recording mode which gives priority to a speed.例文帳に追加

本発明は、スループット向上のために、速度を優先する記録モードでは、ヘッド吐出データをＳＲＡＭに格納する。 - 特許庁

To provide a CAM cell of a SRAM base, in which efficient space layout is achieved, while keeping a static characteristic.例文帳に追加

静的な特徴を維持しつつ効率的な空間レイアウトを達成するＳＲＡＭベースのＣＡＭセルを提供する。 - 特許庁

The electricity accumulation means is also charged in writing or reading data to the SRAM cell.例文帳に追加

また、蓄電手段の充電は、ＳＲＡＭセルにデータの書き込み又は読み込みの際に行われることを特徴としている。 - 特許庁

To provide a semiconductor device, which allows measurement of a gate leak current of a pull-down transistor of SRAM cell.例文帳に追加

ＳＲＡＭセルのプルダウントランジスタのゲートリーク電流を測定することができるようにした半導体装置を提供する。 - 特許庁

To reduce the parasitic capacitance of contacts connected to a bit line, in a semiconductor memory device equipped with a SRAM.例文帳に追加

ＳＲＡＭを備えた半導体記憶装置において、ビット線に接続されるコンタクトの寄生容量を低減する。 - 特許庁

A memory control part 123 is equipped with the memory elements 211 composed of 24 SRAM elements which constitute the line memory 209.例文帳に追加

メモリ制御部１２３は、ラインメモリ２０９を構成する２４個のＳＲＡＭ素子からなるメモリ素子２１１を備える。 - 特許庁

The FGAs 33 and 34 are SRAM-type FPGAs, whose internal circuit configurations are changed almost instantaneously.例文帳に追加

また、効果用ＦＰＧＡ３３，３４は、ＳＲＡＭ型のＦＰＧＡであり、殆ど瞬時に内部の回路構成を変更する。 - 特許庁

In a final test of a multi-layer memory IC1, a test of a SRAM chip 2 and a test of a flash memory chip 3 are performed in parallel.例文帳に追加

多層メモリＩＣ１のファイナルテストにおいて、ＳＲＡＭチップ２のテストとフラッシュメモリチップ３のテストを並列に行なう。 - 特許庁

To provide a memory system capable of consuming less electric power when reading data out of an SRAM storage part.例文帳に追加

実施形態は、ＳＲＡＭ記憶部からデータを読み出すときの消費電力を低減可能なメモリシステムを提供する。 - 特許庁

At least one of the first latch circuit 10 and the second latch circuit 20 is composed of an SRAM (Static Random Access Memory) type.例文帳に追加

第１ラッチ回路１０および第２ラッチ回路２０の少なくとも一方がＳＲＡＭ（Static Random Access Memory）型で構成される。 - 特許庁

On the other hand, data is written to the synchronous SRAM 2 in synchronization with the lagging phase clock signal CKD.例文帳に追加

一方、同期式ＳＲＡＭ２へのデータ書き込み動作は、位相の遅れたクロック信号ＣＫＤに同期して行われる。 - 特許庁

The semiconductor memory includes word lines WLA, WLB, SRAM cells MC1, MC2, and a mediation cell DC.例文帳に追加

半導体記憶装置は、ワード線ＷＬＡ、ＷＬＢと、ＳＲＡＭセルＭＣ１、ＭＣ２と、仲介セルＤＣとを備える。 - 特許庁

The memory interface can be one of a SRAM, a DRAM or a packet protocol synchronous DRAM interface.例文帳に追加

メモリインタフェースは、ＳＲＡＭ、ＤＲＡＭ又はパケットプロトコル同期ＤＲＡＭインタフェースのうちのいずれか１つとすることができる。 - 特許庁

To facilitate evaluation of capabilities of transistors and systematic variations in wiring capacitance and resistance in a SRAM cell array.例文帳に追加

ＳＲＡＭセルアレイにおいて、トランジスタ能力と配線容量抵抗のシステマティックなばらつきの評価を容易にする。 - 特許庁

An SRAM 72 records the program information of the program to be recorded together with tape position information of the recorded program.例文帳に追加

記録する番組の番組情報は、記録された番組のテープ位置情報とともにＳＲＡＭ７２に記録される。 - 特許庁

On the gate electrode 33 of an SRAM cell's access transistor Q5, a contact 45 is formed that is connected to a word line.例文帳に追加

ＳＲＡＭセルのアクセストランジスタＱ５のゲート電極３３の上には、ワード線に接続するコンタクト４５が形成される。 - 特許庁

The flash memory and SRAM are embedded within an application specific integrated circuit (ASIC) to provide improved access times.例文帳に追加

改善されたアクセス時間を備えるフラッシュ及びＳＲＡＭメモリを特定用途集積回路（ＡＳＩＣ）の中に埋込む。 - 特許庁

To provide an SRAM cell manufacturing method capable of improving the operation speed of an element by preventing the excessive oxidization of a polysilicon gate.例文帳に追加

ポリゲートの過度な酸化を防止して、素子の動作速度を改善できるＳＲＡＭセルの製造方法を提供する。 - 特許庁

To reduce the power consumption of an SRAM which performs the reading and writing of data without destructing holding data.例文帳に追加

保持データを破壊することなくデータの読み出し及び書き込みを行なうＳＲＡＭの消費電力を低減する。 - 特許庁

After error correction is completed, data from the SRAM 5 are descrambled by a descramble circuit 8 and transferred to the DRAM 4.例文帳に追加

誤り訂正完了後、ＳＲＡＭ５からデータがデスクランブル回路８によりデスクランブルされてＤＲＡＭ４に転送される。 - 特許庁

To provide a semiconductor storage device having SRAM cells which can be manufactured in small sizes while maintaining performance.例文帳に追加

性能を維持したままでより小さなサイズに製造が可能なＳＲＡＭセルを有する半導体記憶装置を提供する。 - 特許庁

To reduce chip size of a semiconductor memory in which ferroelectric memory cells and SRAM cells are loaded.例文帳に追加

強誘電体メモリセルとＳＲＡＭセルとを混載する半導体メモリ装置のチップサイズの縮小化を図れるようにする。 - 特許庁

An SRAM 103 having the same capacity as a unit sector of the external memory section 104 is arranged in a secondary cache of a CPU 101.例文帳に追加

ＣＰＵ１０１の２次キャッシュに外部記憶部１０４の単位セクタと同じ容量をもつＳＲＡＭ１０３を配す。 - 特許庁

This semiconductor device 1000 has the multilayer wiring structure and contains an SRAM part 92 and an analog circuit part 96.例文帳に追加

本発明の半導体装置１０００は、多層配線構造を有し、ＳＲＡＭ部９２とアナログ回路部９６とを含む。 - 特許庁

An SRAM array is a portion of a scan chain and is connected to upstream and downstream latches constituting the scan chain.例文帳に追加

ＳＲＡＭアレイは、スキャンチェーンの一部であり、スキャンチェーンを構成する上流および下流のラッチに接続されている。 - 特許庁