「sRAM」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To provide a semiconductor device including an SRAM using a high integration SGT by constituting the SRAM by use of four island-shaped semiconductors.例文帳に追加

４個の島状半導体を用いてＳＲＡＭを構成することにより、高集積なＳＧＴを用いたＳＲＡＭからなる半導体装置を提供する。 - 特許庁

FRAM combines the advantages of SRAM - writing is roughly as fast as reading, and EPROM - non-volatility and in-circuit programmability. 例文帳に追加

FRAM（強誘電体RAM）はSRAMとEPROMの長所を併せ持つ.前者は書き込みが読み出しと概略同じくらい速く, 後者は不揮発性とインサーキット・プログラマブルであることである. - コンピューター用語辞典

To stabilize display at the time of driving SRAM of a liquid crystal display device including a screen constituted of a plurality of pixels with built-in SRAM.例文帳に追加

ＳＲＡＭを内蔵する複数の表示画素により構成される表示画面を含む液晶表示装置のＳＲＡＭ駆動時の表示を安定化する。 - 特許庁

To achieve a small SRAM cell area and a stable operation margin, in a CMOS type 6T-SRAM formed with a vertical transistor SGT.例文帳に追加

縦型トランジスタＳＧＴで構成されたＣＭＯＳ型６Ｔ−ＳＲＡＭにおいて、小さいＳＲＡＭセル面積と安定した動作マージンを実現する。 - 特許庁

To simply and securely replace a defective memory cell by a redundant memory cell by improving a program process for a fuse element at the time of using a redundant circuit of a SRAM.例文帳に追加

SRAMの冗長回路の使用時におけるフューズ素子に対するプログラム工程を改善し、不良メモリセルを冗長メモリセルに簡単、確実に置換する。 - 特許庁

A control method of the SRAM by which data is written in an antiparallel storage circuit of an SRAM memory cell via a true bit line (BLT) and a complementary bit line (BLC) or data is read from it and a SRAM cell are provided.例文帳に追加

真ビットライン（ＢＬＴ）および相補ビットライン（ＢＬＣ）を介して、ＳＲＡＭメモリセルのアンチパラレル記憶回路にデータを書き込み、またはそれからデータを読み出すＳＲＡＭの制御方法およびＳＲＡＭセルが提供される。 - 特許庁

When a host controller 100 instructs execution of the memory cycle of the SRAM 320 to a memory controller 200, an SRAM controller 203 in the memory controller 200 outputs a memory control command for the SRAM 320 to an SRAM control line 504, and outputs address data through a shared address/data bus 503.例文帳に追加

メモリコントローラ２００において、ホストコントローラ１００がＳＲＡＭ３２０のメモリサイクルの実施をメモリコントローラ２００に指示すると、ＳＲＡＭコントローラ２０３は、ＳＲＡＭ３２０に対するメモリ制御コマンドをＳＲＡＭ制御線５０４に出力し、アドレスデータを共通アドレス／データバス５０３にて出力する。 - 特許庁

To further reduce power consumption in a display device having an SRAM.例文帳に追加

ＳＲＡＭを有する表示装置において、更なる低消費電力化を図る。 - 特許庁

The microcomputer 20 is provided with a CPU 21, ROM 22, RAM 23, and SRAM 24.例文帳に追加

マイコン２０は、ＣＰＵ２１、ＲＯＭ２２、ＲＡＭ２３、ＳＲＡＭ２４を備える。 - 特許庁

POWER SOURCE VOLTAGE CONTROL CIRCUIT AND CONTROL METHOD FOR SUB-THRESHOLD SRAM例文帳に追加

サブスレッショルドＳＲＡＭのための電源電圧制御回路及び制御方法 - 特許庁

To control enlargement of an SRAM cell formation area, and stabilize its operation.例文帳に追加

ＳＲＡＭセルの形成面積の増大を抑えつつ、動作の安定化を図る。 - 特許庁

The electronic control unit includes SRAM storing operation conditions of the check flag.例文帳に追加

電子制御ユニットは、チェックフラグの操作状態を記憶するＳＲＡＭを有する。 - 特許庁

To improve the conductance ratio of a driver transistor and an access transistor in an SRAM.例文帳に追加

ＳＲＡＭのドライバトランジスタとアクセストランジスタとのコンダクタンス比を向上させる。 - 特許庁

Further, the device diagnoses the information stored in the SRAM for abnormality.例文帳に追加

また、この装置はＳＲＡＭの記憶内容についてその異常を診断する。 - 特許庁

The power provided to the line buffer SRAM cell is selectively cut off.例文帳に追加

ラインバッファＳＲＡＭセルに提供される電力は、選択的に遮断される。 - 特許庁

The SRAM includes a memory cell 10 and a precharge circuit 20.例文帳に追加

本発明によるＳＲＡＭは、メモリセル１０と、プリチャージ回路（２０）とを具備する。 - 特許庁

The synchronization circuit can be constituted of the miniaturized and inexpensive SRAM.例文帳に追加

この同期回路は、小型でかつ安価なＳＲＡＭで構成することができる。 - 特許庁

When the shift register is filled, shift register contents are loaded to an SRAM line.例文帳に追加

シフトレジスタがいっぱいになると、シフトレジスタの内容をＳＲＡＭラインにロードする。 - 特許庁

To provide an SRAM which can increase the integration degree of a memory cell array.例文帳に追加

メモリセルアレイの集積度を上げることが可能なＳＲＡＭを提供すること。 - 特許庁

To suppress excess current consumption caused by a column redundant circuit of a SRAM.例文帳に追加

ＳＲＡＭのカラム冗長回路による余分な電流消費を抑制する。 - 特許庁

To save power consumption by eliminating the need of ensuring an extra area in a SRAM as a area for saving data stored in a DRAM to the SRAM during shifting to a power saving mode, in a semiconductor device provided with the DRAM and the SRAM.例文帳に追加

ＤＲＡＭおよびＳＲＡＭを備える半導体装置において、省電力モード移行時に、ＤＲＡＭに格納されたデータをＳＲＡＭに退避させる領域として、ＳＲＡＭに余分な領域を確保することなく、消費電力を削減する。 - 特許庁

First, threshold voltages of PMOS and NMOS transistors of SRAM are measured.例文帳に追加

まず、ＳＲＡＭのＰＭＯＳとＮＭＯＳのトランジスタのしきい値電圧が測定される。 - 特許庁

To provide a sense amplifier scheme for a low-voltage SRAM and a register file.例文帳に追加

低電圧ＳＲＡＭおよびレジスタファイルのためのセンス増幅器スキームを提供する。 - 特許庁

Besides, the logic chip 10 has a SRAM 12 and its memory control circuit 13.例文帳に追加

ロジックチップ１０は、ＳＲＡＭ１２とそのメモリ制御回路１３とを更に有する。 - 特許庁

An SRAM 90 of scan test non-corresponding type receives an output of a multiplier 66.例文帳に追加

スキャンテスト非対応型のＳＲＡＭ９０は、乗算器６６の出力を受ける。 - 特許庁

Bit lines CBT and CBB for ground control are connected with an SRAM cell CL.例文帳に追加

グランド制御用ビット線ＣＢＴ，ＣＢＢは、ＳＲＡＭセルＣＬに接続される。 - 特許庁

To provide an SRAM which is operable at a low voltage by avoiding an off-leak problem.例文帳に追加

オフリークの問題を回避し、低電圧で動作可能なＳＲＡＭを提供する。 - 特許庁

Data are transferred at one block unit from the DRAM 4 to an SRAM 5 for data.例文帳に追加

ＤＲＡＭ４からデータが１ブロック単位でデータ用のＳＲＡＭ５に転送される。 - 特許庁

The memory cell M00 consists of an SRAM (static random access memory) 4 and FeRAMs (ferroelectric RAMs) 5-0 to 5-n.例文帳に追加

メモリセルＭ００は、ＳＲＡＭ４と、ＦｅＲＡＭ５−０〜５−ｎとからなる。 - 特許庁

To improve processing efficiency of an image processing apparatus by using an SRAM having a single port.例文帳に追加

シングルポートのＳＲＡＭを用いて画像処理装置の処理効率を改善する。 - 特許庁

To use a SRAM (Static RAM) as a programmable ROM without complicating a circuit or increasing cost.例文帳に追加

回路複雑化やコスト増なく、ＳＲＡＭをプログラマブルＲＯＭとして使用する。 - 特許庁

Thereby, power consumption is reduced in storing the image data in the SRAM 2.例文帳に追加

こうして、ＳＲＡＭ２に画像データを格納する際の消費電力を低減する。 - 特許庁

METHOD AND DEVICE FOR EXECUTING DRAM REDUNDANT FUSE LATCH, USING SRAM例文帳に追加

ＳＲＡＭを用いてＤＲＡＭ冗長ヒューズラッチを実施するための方法および装置 - 特許庁

To reduce influence of reading operation due to bit-line leakage and ensure stabilization so that the reduction effect does not significantly change depending on temperature conditions in a ROM and an SRAM, for example.例文帳に追加

ROM,SRAM等において、ビット線リークによる読み出し動作の影響を軽減でき、その軽減効果が温度条件によって著しく変化しないように安定化させる。 - 特許庁

To operate an SRAM (static random access memory) circuit at a state that an operation margin is reduced, particularly in a low power source voltage state by increasing or optimizing the operation margin of the SRAM circuit.例文帳に追加

ＳＲＡＭ回路の動作マージンを増加または最適化し、動作マージンが下がった状態とくに低電源電圧状態でＳＲＡＭ回路を動作させる。 - 特許庁

The plurality of the SRAM modules carry out power-supply control independently of the logic circuit, and the plurality of the SRAM modules also carry out power-supply control independently from each other.例文帳に追加

複数のＳＲＡＭモジュールは、ロジック回路と独立に電源制御が可能とされ、複数のＳＲＡＭモジュールの間で独立した電源制御が可能とされる。 - 特許庁

To provide a semiconductor device consisting of an SRAM using a highly integrated SGT by configuring the SRAM by using four island-like semiconductors.例文帳に追加

４個の島状半導体を用いてＳＲＡＭを構成することにより、高集積なＳＧＴを用いたＳＲＡＭからなる半導体装置を提供することを目的とする。 - 特許庁

A structure is adopted for a layout of an SRAM cell which provides local wiring 3a between a gate 2a and a gate 2b, and connects an active region 1 a and an active region 1b.例文帳に追加

SRAMセルのレイアウトにおいて、ゲート２ａとゲート２ｂとの間にローカル配線３ａを設けて、活性領域１ａと活性領域１ｂとを接続した構造とする。 - 特許庁

In the memory cell of SRAM, the erroneous write of SRAM is prevented by separating a writing circuit and a readout circuit, so as to allow the stable operation.例文帳に追加

ＳＲＡＭのメモリセルは、書き込みの回路と読み出しの回路を分離する事により、ＳＲＡＭの誤書き込みを防ぎ、安定した動作を行うことを可能にする。 - 特許庁

In order to adjust the data output timing of the DRAMs 15a and 15b and the SRAM 16, a data output register 25 is provided on the output side of the SRAM 16.例文帳に追加

ＤＲＡＭ１５ａ，１５ｂとＳＲＡＭ１６とのデータ出力タイミングを合わせるために、ＳＲＡＭ１６の出力側に、データ出力用レジスタ２５が設けられている。 - 特許庁

An SRAM control circuit 145 saves block images in a predetermined range successively read from image data stored in an image memory 130 to an SRAM 150.例文帳に追加

ＳＲＡＭ制御回路１４５は、画像メモリ１３０に格納された画像データから順次読み出された、所定の範囲のブロック画像をＳＲＡＭ１５０に格納する。 - 特許庁

The SRAM device has: an SRAM cell connected to a pair of read-out bit lines and at least one writing bit line; a sense amplifier; a writing circuit; and a read-out bit line switch.例文帳に追加

読み出しビット線対と少なくとも１本の書き込みビット線に接続されたＳＲＡＭセルと、センスアンプと、書き込み回路と、読み出しビット線スイッチとを有する。 - 特許庁

The global decoder 71 comprises a second logic block 97 receiving an address specifying input 101 and outputting a signal selecting an individual row of the memory cell 13 included in the SRAM array 99.例文帳に追加

グローバルデコーダ(71)は、アドレス指定入力(101)を受け取り、SRAMアレイ(99)に含まれるメモリセル(13)の個々の行を選択する信号を出力する第2の論理ブロック(97)を含む。 - 特許庁

MOS TRANSISTOR CIRCUIT AND CMOS TRANSISTOR CIRCUIT USING DOUBLE INSULATED GATE FIELD TRANSISTOR, SRAM CELL CIRCUIT, CMOS-SRAM CELL CIRCUIT, AND INTEGRATED CIRCUIT例文帳に追加

二重絶縁ゲート電界トランジスタを用いたＭＯＳトランジスタ回路およびそれを用いたＣＭＯＳトランジスタ回路、ＳＲＡＭセル回路、ＣＭＯＳ−ＳＲＡＭセル回路、集積回路 - 特許庁

To provide a semiconductor device including an SRAM using a high integration SGT by constituting the SRAM by the use of four island-shaped semiconductors.例文帳に追加

４個の島状半導体を用いてＳＲＡＭを構成することにより、高集積なＳＧＴを用いたＳＲＡＭからなる半導体装置を提供することを目的とする。 - 特許庁