「sRAM」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

Also, when it is decided that power supply is not available, the power is supplied from the button battery 22 to the SRAM 12.例文帳に追加

また、給電が可能でないと判定された場合は、ボタン電池２２からＳＲＡＭ１２へ電力を供給する。 - 特許庁

The RS decoder 32 accesses the built-in SRAM 33 to execute Reed-Solomon decoding using the some storage data.例文帳に追加

ＲＳデコーダ３２が内蔵ＳＲＡＭ３３をアクセスして、一部の格納データを使用してリード・ソロモン・デコーディングを実行する。 - 特許庁

Further, the apparatus is configured so that 3/4 of the data required by a rotation circuit 104 may be supplied from an SRAM 102.例文帳に追加

また、回転回路１０４が必要とするデータの内３／４はＳＲＡＭ１０２から供給されるように構成する。 - 特許庁

To enable an SRAM inspection to screen reliability failures caused by the insufficiency of SNM (Static Noise Margine) in an initial inspection.例文帳に追加

ＳＲＡＭの検査において、ＳＮＭ値不足による信頼性不良を初期検査でスクリーングすることを可能とする。 - 特許庁

A base current Ib1 is caused to flow to a transistor 42 through a 1st control transistor 44, and a power supply current for stand-by state is supplied to an SRAM 29 through the transistor 42 while a CPU 22 and the SRAM 29 are in stand-by.例文帳に追加

ＣＰＵ２２およびＳＲＡＭ２９の待機状態においては第１の制御トランジスタ４４を介してベース電流Ｉｂ１をトランジスタ４２に流し、このトランジスタ４２を介して待機状態の電源電流をＳＲＡＭ２９に供給する。 - 特許庁

To provide a semiconductor memory device which is superior in development of SRAM, is small in area loss and is provided with a redundant memory realizing redundant function even when plural SRAM of small capacity having different functions are necessary.例文帳に追加

ＳＲＡＭの展開性に優れ、面積ロスが小さく、異なる機能の小容量のＳＲＡＭが複数個必要な場合においても冗長機能を実現できる自由度の高い冗長メモリを備えた半導体メモリ装置を提供する。 - 特許庁

In addition, transistors in a p-type SRAM area PS and transistors in an n-type SRAM area NS are covered with a lamination film comprised of a film 50a having tensile stress and a film 55a having compression stress.例文帳に追加

そして、Ｐ型ＳＲＡＭ領域ＰＳにおけるトランジスタおよびＮ型ＳＲＡＭ領域ＮＳにおけるトランジスタは、引っ張り応力を有する膜５０ａおよび圧縮応力を有する膜５５ａからなる積層膜により覆われている。 - 特許庁

In the SRAM memory cell constituted by using SOI or FD-SOI transistors having BOX layers, the threshold voltage of the transistor is controlled to increase the current by controlling a well potential under the box layers of a driving transistor so that stable operation of the memory cells are attainable.例文帳に追加

BOX層を有するSOIまたはFD-SOIトランジスタを用いて構成されたSRAMメモリセルにおいて、駆動トランジスタのBOX層下のウエル電位を制御することでトランジスタのしきい値電圧を制御して電流を増加させて、メモリセルの安定動作を可能とする。 - 特許庁

A word line keeper circuit 13 added so as to reduce power consumption during stand-by by executing power supply separation between the memory cell array part 10 of SRAM Macro and a peripheral circuit part, is formed by commonly using a dummy element in the dummy element area 14 of the memory cell array part.例文帳に追加

SRAM Macroのメモリセルアレイ部１０と周辺回路部との電源分離を実施して待機時の消費電力を削減するために付加するワード線キーパー回路１３を、メモリセルアレイ部のダミー素子領域１４のダミー素子を共用して形成する。 - 特許庁

To provide a semiconductor memory including flip-flop type memory cells such as 1-port SRAM or 2-port SRAM in which read and write operations are simultaneously performed, wherein a static noise margin and a write level are simultaneously improved.例文帳に追加

１ポートＳＲＡＭや、読出しおよび書込みの動作が同時に行なわれる２ポートＳＲＡＭのようなフリップフロップ型メモリセルを備えた半導体記憶装置において、スタティックノイズマージンの改善と書き込みレベルの改善とを同時に実現できるようにする。 - 特許庁

When the deterioration counter value K stored in the SRAM (timing: t3), a determination on the catalyst device by abnormality determination treatment is delayed until the diagnosis on the information stored in the SRAM is completed (timing: t3 to t4).例文帳に追加

ＳＲＡＭに記憶されている劣化カウンタ値Ｋが変化したとき（タイミングｔ３）、ＳＲＡＭの記憶内容についての診断が完了するまでの間（タイミングｔ３〜ｔ４）、異常判定処理による触媒装置についての判定を遅延させる。 - 特許庁

To enable it to utilize the SRAM efficiently when installing SRAM inside a printer controller to match a data read-out processing with a delivery timing and improve the quality of printing at a low cost.例文帳に追加

データ読み出し処理を、吐出タイミングに合わせるためにプリンタコントローラ内部にＳＲＡＭを設けた場合、上記ＳＲＡＭを効率的に利用することができ、また、コストをかけずに、印字品質を向上させることができるようにすることを目的とする。 - 特許庁

A semiconductor device (nonvolatile memory) has a circuit configuration similar to that of a general SRAM, and the leakage of charges from a memory holding part of the SRAM is prevented by disposing a transistor with small off current between a power supply potential line and the memory holding part.例文帳に追加

一般的なＳＲＡＭと同様の回路構成を有し、該ＳＲＡＭの記憶保持部と電源電位線の間にオフ電流の小さいトランジスタを配することで、記憶保持部からの電荷の漏れが防止された半導体装置（不揮発性メモリ）とする。 - 特許庁

Thereafter, a resist 7 covering a logic forming region AreaL is formed, and then an SRAM n-type extension region 8 is formed by ion-implanting impurities into an SRAM forming region AreaS using the gate electrode 6a as a mask.例文帳に追加

その後、ロジック部形成領域ＡｒｅａＬを覆うレジスト７を形成した後、ＳＲＡＭ部形成領域ＡｒｅａＳにゲート電極６ａをマスクにして不純物をイオン注入してＳＲＡＭ用ｎ型エクステンション領域８を形成する。 - 特許庁

When the FAT information is recorded on the SRAM 7, the FAT information written to the SRAM 7 is immediately forwarded to the DRAM 6 without reading the FAT information on the hard disk, and the data are read according to the FAT information.例文帳に追加

ＳＲＡＭ７にＦＡＴ情報が記録されている場合は、ハードディスクのＦＡＴ情報を読み込むことなく、ＳＲＡＭ７に書き込まれたＦＡＴ情報が直ちにＤＲＡＭ６に転送され、このＦＡＴ情報に従ってデータが読み込まれる - 特許庁

An arithmetic equation selected from among a plurality of predetermined arithmetic equations based on the count is used to calculate a peak correction value (S5), the value is applied to a peak value read from an SRAM to correct it (S6), and the corrected value is stored in the SRAM and a peak register (S7).例文帳に追加

あらかじめ定めた複数の演算式から前記カウント値に応じて選択した演算式によりピーク補正値を算出し（Ｓ５）、ＳＲＡＭから読み出したピーク値に補正をかけ（Ｓ６）、ＳＲＡＭおよびピークレジスタに値を保持する（Ｓ７）。 - 特許庁

Next, a difference between the first and the second output voltages (A, B) in the prescribed input voltage is read out in the first and the second input/output characteristics, stability and asymmetry of the SRAM transistors constituting the SRAM memory cell are determined.例文帳に追加

次に、第１および第２の入出力特性において、所定の入力電圧における第１および第２の出力電圧の差（Ａ，Ｂ）を読み出し、ＳＲＡＭメモリセルを構成するＳＲＡＭトランジスタの安定性と非対称性を判断する。 - 特許庁

The conductance of one pulldown transistor is varied by making drain current flow to the one pulldown transistor between a pair of pulldown transistors constituting at least one SRAM for nonvolatile information storage among a plurality of SRAM cells.例文帳に追加

上記複数のＳＲＡＭセルの少くとも１つの不揮発情報記憶用ＳＲＡＭセルを構成する一対のプルダウントランジスタのうちの一方のプルダウントランジスタにドレイン電流を流すことによってその一方のプルダウントランジスタのコンダクタンスを変化させる。 - 特許庁

The associative memory device is provided with an SRAM memory cell comprised of two inverters in which input and output are connected each other, and associative memories S1 to S4 having a matching circuit for detecting matching between data stored in the SRAM memory cell and retrieved data.例文帳に追加

入力と出力とが相互に接続された２個のインバータからなるＳＲＡＭメモリセルと、該ＳＲＡＭメモリセルに記憶されたデータと検索データとの一致検出を行う一致検出回路とを有する連想メモリＳ１〜Ｓ４を備える。 - 特許庁

The CPU 100 periodically records the information to be stored in the SRAM 110 in a flash memory 130, respectively reads system information stored in the flash memory 130 and system information stored in the SRAM 110 to compare the system information with each other, and copies the information to be stored in the flash memory 130 into the SRAM 110 when the both system information is different.例文帳に追加

定期的にＣＰＵ１００が、ＳＲＡＭ１１０に記憶される情報をフラッシュメモリ１３０に記録するとともに、フラッシュメモリ１３０に記憶されるシステム情報と、ＳＲＡＭ１１０に記憶されるシステム情報とをそれぞれ読み出して比較し、両者が異なる場合には、フラッシュメモリ１３０に記憶される情報をＳＲＡＭ１１０にコピーするようにしたものである。 - 特許庁

The semiconductor device comprises SRAM cell formed on a semiconductor substrate, a first deep trench 3 for separating n-well 2a and p-well 2b of the SRAM cell, a second deep trench 14 for separating the SRAM cell for each unit bit cell 13, and a contact 12 taking a substrate potential of at least one or more places within the regions separated by the first and second deep trenches.例文帳に追加

半導体基板に形成されたＳＲＡＭセルと、前記ＳＲＡＭセルのｎ−ウエル２ａとｐ−ウエル２ｂの境界を分離する第１のディープトレンチ３と、前記ＳＲＡＭセルを単位ビットセル１３毎に分離する第２のディープトレンチ１４と、前記第１及び第２のディープトレンチにより分離された領域に、少なくとも1箇所以上の基板電位を取るコンタクト１２を備える。 - 特許庁

In an image processing apparatus, a first processing unit, a second processing unit and a third processing unit read and reference planes of an SIG plane, an REF plane and a DONE plane held in a first SRAM, a second SRAM and a third SRAM, respectively, and write back the planes as occasion demands while reflecting them with processing contents in first processing, second processing and third processing.例文帳に追加

第１の処理部、第２の処理部及び第３の処理部は、第１のＳＲＡＭ、第２のＳＲＡＭ及び第３のＳＲＡＭにそれぞれ保持されたＳＩＧプレーン、ＲＥＦプレーン及びＤＯＮＥプレーンの各プレーンを読み出して参照すると共に、第１の処理、第２の処理及び第３処理の際に処理内容を反映させて各プレーンを随時書き戻す。 - 特許庁

To provide a DRAM of an SRAM type interface from which a timing rule to addresses is removed.例文帳に追加

本発明は、アドレスに対するタイミング規定を取り払ったＳＲＡＭ型インターフェースのＤＲＡＭを提供することを目的とする。 - 特許庁

To provide a semiconductor memory having a SRAM type interface which conducts outputting of read data at a high speed.例文帳に追加

リードデータの出力を高速に行えるＳＲＡＭ型インタフェースの半導体記憶装置を提供することを目的とする。 - 特許庁

The SDRAM controller 63 reads the video signals recorded in the SDRAMs 64-1, 64-2 in a prescribed sequence and outputs it to an SRAM 65.例文帳に追加

SDRAMコントローラ６３はまた、SDRAM６４−１，６４−２に記録した映像信号を所定順序で読み出してSRAM６５に出力する。 - 特許庁

To provide a layout structure of an SRAM memory cell, which can inhibit asymmetry failure in device property of a pair transistor.例文帳に追加

ＳＲＡＭメモリセルに関し、ペアトランジスタのデバイス特性における非対称性不良を抑制可能なレイアウト構造を提供する。 - 特許庁

To provide a semiconductor device, capable of reducing wiring layers necessary for a SRAM (static random access memory) cell, and to provide the designing method of the same.例文帳に追加

ＳＲＡＭセルに必要な配線層を減らすことができる半導体装置及びその設計方法を提供すること。 - 特許庁

A random logic portion RP has a body contact part BD, while an SRAM portion SP does not have a contact part DB.例文帳に追加

ランダムロジック部ＲＰはボディコンタクト部ＢＤを有するのに対し、ＳＲＡＭ部ＳＰはボディコンタクト部ＢＤを有していない。 - 特許庁

To provide a data processing apparatus that mounts an SRAM with an ECC (Error Checking and Correcting) function enabling increased operating speed.例文帳に追加

動作速度を向上させることが可能なＥＣＣ機能付きＳＲＡＭを搭載したデータ処理装置を提供すること。 - 特許庁

To provide an SRAM (Static Random Access Memory) which has low power consumption and is operated by low voltage of 1 V or less while securing static noise margin.例文帳に追加

スタティックノイズマージンを確保して、低消費電力で、かつ、１Ｖ以下の低電圧で動作するＳＲＡＭを提供する。 - 特許庁

To provide a storage circuit that reduces the number of transistors per one cell of a SRAM, and further expands the flexibility of a circuit configuration.例文帳に追加

ＳＲＡＭの１セルあたりのトランジスタ数を低減し、さらに回路構成の自由度を広げた記憶回路を提供する。 - 特許庁

Thus, about data transfer between a controlling part 1 and the FIFO memory 3, the controlling part 5 can perform data transfer with the memory 3 by the intervention of the SRAM 5.例文帳に追加

その後、制御部はバスを介してテストデータメモリにストアされたパターンデータを読み出しして、テスト用のパターンデータと照合する。 - 特許庁

A mail box 10 for receiving an SMTP in SRAM 7 stores a plain text e-mail from a client personal computer 30.例文帳に追加

ＳＲＡＭ７内のＳＭＴＰ受信用メールボックス１０は、クライアントパーソナルコンピュータ３０からの平文電子メールを格納する。 - 特許庁

To obtain a CMOS-SRAM having a reduced total number of transistors and a corresponding reduced surface region.例文帳に追加

縮小されたトランジスタ総数と、対応する縮小された表面領域とを有するＣＭＯＳ・ＳＲＡＭセルを提供する。 - 特許庁

This semiconductor storage device includes a SRAM cell having a latch circuit wherein two inverters are connected in a chain state.例文帳に追加

二つのインバータがチェーン形態で接続されるラッチ回路を有するＳＲＡＭセルを含む半導体記憶装置が提供される。 - 特許庁

Data is written to the SRAM area of the IC card 10, when various setting is registered because it is started as a unique mode.例文帳に追加

独自モードとして立ち上がっているため、各種設定登録時にはＩＣカード内のＳＲＡＭエリアへデータは書き込まれる。 - 特許庁

To provide a method for easily estimating a soft error rate (SER) of an SRAM or a memory circuit element in a product design stage.例文帳に追加

ＳＲＡＭ又は記憶回路素子のソフトエラー率（ＳＥＲ）を製品設計段階で簡単に見積もる方法を提供する。 - 特許庁

Thereby, charge of electric charges is accelerated more than conventional ore-charge operation, consequently, the operation of a SRAM is speeded up.例文帳に追加

これによって、従来のプリチャージ動作よりも電荷の充電が加速され、結果としてＳＲＡＭの高速化を実現する。 - 特許庁

To provide a semiconductor device that measures characteristics of a large-scale SRAM cell with high accuracy, and to provide an evaluation method using the same.例文帳に追加

大規模なＳＲＡＭセルの特性を高精度に測定する半導体装置及びそれを用いた評価方法を提供する。 - 特許庁

A mail box 10 for receiving an SMTP in an SRAM 7 stores plain text e-mail from a client personal computer 30.例文帳に追加

ＳＲＡＭ７内のＳＭＴＰ受信用メールボックス１０は、クライアントパーソナルコンピュータ３０からの平文電子メールを格納する。 - 特許庁

The SRAM cell includes a first wordline wl_1, a second wordline wl_2, a first bitline blt and a second bitline blc.例文帳に追加

ＳＲＡＭセルは、第１ワード線ｗｌ＿１と、第２ワード線ｗｌ＿２と、第１ビット線ｂｌｔと、第２ビット線ｂｌｃと、を含む。 - 特許庁

A transfer unit ATU is set in an encryption unit of a circuit (DES) for encrypting the data read from the SRAM 40.例文帳に追加

ＳＲＡＭ４０から読み出されたデータを暗号化する回路（ＤＥＳ）の暗号化単位に、転送単位ＡＴＵを設定する。 - 特許庁

Alternately, the power provided to the line buffer SRAM cell is connected again before the signal on the read enable line is deactivated.例文帳に追加

或いは、ラインバッファＳＲＡＭセルに提供される電力は、リードイネーブルラインの信号が非アクティブにされる前に、再接続する。 - 特許庁

To provide a new microcell redundancy system for a wide band width embedded DRAM having a SRAM cache interface.例文帳に追加

ＳＲＡＭキャッシュ・インターフェースを有する高帯域幅埋込みＤＲＡＭの新しいマイクロセル冗長性方式を提供すること。 - 特許庁

A boundary of the SRAM unit cell comprises first and second primary dimensions having an aspect ratio of at least about 3.2.例文帳に追加

ＳＲＡＭユニットセルの境界はアスペクト比が少なくとも３．２となるような第１および第２の一次元寸法を有している。 - 特許庁