「sRAM」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

To provide a DRAM low in power consumption and low in manufacturing cost without needing an SRAM, and to provide a refresh method.例文帳に追加

本発明の目的は、ＳＲＡＭが不要になるように、低消費電力で、かつ低コストのＤＲＡＭおよびリフレッシュ方法を提供することにある。 - 特許庁

To decrease updating burst length as much as possible by optimizing the setting of burst length for the request of access of arbitrary burst length for a SRAM.例文帳に追加

ＳＤＲＡＭへの任意のバースト長のアクセス要求に対し、バースト長の設定を最適化して、バースト長の更新を可及的に減少させる。 - 特許庁

Na0 and Na1 constitute a gate circuit connected to a word line WL, and control the input into or the output from each SRAM circuit part.例文帳に追加

Ｎａ０，Ｎａ１は、ワード線ＷＬに接続されているゲート回路を構成しており、各ＳＲＡＭ回路部への入出力制御を行っている。 - 特許庁

In this SRAM, refreshing of a system in which a word line potential VWL is reduced in pulse state between a reference potential VDD of a H level and a fixed potential Vc is performed.例文帳に追加

このＳＲＡＭでは、ワード線電位Ｖ_WLをＨレベルの基準電位Ｖ_DDと一定の電位Ｖcとの間でパルス的に下げる方式のリフレッシュを行う。 - 特許庁

To prevent deterioration of light utilization efficiency caused by light shielding SRAM wire, etc., in a display system that uses both of reflected light and transmitted light.例文帳に追加

反射光および透過光を併用する表示方式において遮光性のＳＲＡＭ配線等による光利用効率の低下を防止する。 - 特許庁

To provide an SRAM device a leakage current of which can be kept small when a power supply voltage is dropped and the operating speed of which can be increased.例文帳に追加

電源電圧が下がったときにリーク電流の値を小さく保つと共に、動作速度を速くすることができるＳＲＡＭ装置を提供する。 - 特許庁

A memory cell block for the acceleration test and a memory cell block for a normal operation are prepared in the SRAM block to carry out the acceleration test and a normal operation in parallel.例文帳に追加

加速試験は、ＳＲＡＭブロック中に加速試験用のメモリセルブロックと通常動作用のメモリセルブロックを用意し、通常動作と並行して行う。 - 特許庁

To attain high speed reading in by preventing data reading from being impossible at the time of composing an SRAM(static random access memory) circuit by a four-transistor memory cell.例文帳に追加

４ＴｒメモリセルでＳＲＡＭ回路を構成時に、データの読み出し不能を未然に防止し、高速な読み出しを可能にしたＳＲＡＭ回路の提供。 - 特許庁

The active matrix display device 1 has static random access memory (SRAM) devices 5 and digital to analog converters (DAC) 6, which are both allocated to each of sub-pixels 3 of a divided pixel 2.例文帳に追加

アクティブマトリクス型の表示装置１は、画素２が分割されたサブ画素３の各々に設けられたＳＲＡＭ５とＤＡＣ回路６を備える。 - 特許庁

One embodiment comprises a pipelined processor having logic components which receive power at a first voltage and a set of SRAM cells which receive power at a second voltage.例文帳に追加

第１の電圧で電力を受ける論理回路素子を有するパイプライン方式のプロセッサ及び第２の電圧で電力を受けるＳＲＡＭセルのセットを備える。 - 特許庁

To provide a method of manufacturing a semiconductor device such as an SRAM or the like wherein SWT (Side wall transfer) process is used to form a pattern with nonuniform width.例文帳に追加

パターン幅が均一でないパターンを形成できるＳＷＴ（Side wall transfer）プロセスを用いたＳＲＡＭ等の半導体装置の製造方法を提供する。 - 特許庁

When the synchronous SRAM 1 is made a power-down mode, a chip selecting signal is made non-selection, and power source voltage of the system power source line 3 is dropped to a standby potential.例文帳に追加

同期式ＳＲＡＭ１をパワーダウンモードにする時には、チップ選択信号を非選択とし、システム電源線３の電源電圧をスタンバイ電位に落とす。 - 特許庁

To provide a SRAM(static RAM) in which an error of a cell ratio based on dispersion of manufacturing is compensated, data holding operation is stable, and write-in operation and recovery operation are fast.例文帳に追加

製造ばらつきに基づくセルレシオの誤差を補償し、データ保持動作が安定で書込み動作及びリカバリー動作が早いＳＲＡＭを提供する。 - 特許庁

To provide a single port memory controller for bidirectional data communication for providing a data buffer for communication with a large capacity and inexpensive external SRAM.例文帳に追加

大容量で、低価の外部ＳＲＡＭを通信用データバッファに提供するための双方向データ通信用単一ポートメモリ制御装置に関する。 - 特許庁

To shorten a time for recovering from a deep standby mode to a standby mode in a device using a virtual SRAM in which the deep standby mode and standby mode are set.例文帳に追加

ディープスタンバイモードとスタンバイモードを設定した擬似ＳＲＡＭを用いた装置において、ディープスタンバイモードからスタンバイモードへ復帰する時間を短縮する。 - 特許庁

Therefore a 2 ports SRAM can be replaced with the 1 port SRAMs 22, 23, and a chip area of the IP conversion circuit can be reduced.例文帳に追加

したがって、２ポートＳＲＡＭを１ポートＳＲＡＭ２２および２３に置換することができ、ＩＰ変換回路のチップ面積を削減することが可能となる。 - 特許庁

The semiconductor device is constituted of a DRAM (dynamic random access memory) and the SRAM, both of which are provided with a stack type constitution whose bit line 22 is situated below a capacitive element 31 and which are mounted through mixed loading.例文帳に追加

半導体装置は、ビットライン２２が容量素子３１より下方にあるスタック型の構成を有するＤＲＡＭとＳＲＡＭとが混載されてなる。 - 特許庁

The driving data is stored into an SRAM 601 so that lower five bits of a storage address agrees with the block-designating data in units of the blocks.例文帳に追加

ＳＲＡＭ６０１には、ブロックを単位して、その格納アドレスの下位５ビットがブロック指定データと一致するようにして駆動データが格納される。 - 特許庁

As a result, the number of access times to an SRAM 16 that is a low speed memory is decreased twice per one pixel so as to quicken the error diffusion processing.例文帳に追加

この結果、低速のメモリであるＳＲＡＭ１６とのアクセス回数は、１画素当たり２回に抑制され、誤差拡散の処理を高速化できる。 - 特許庁

To provide a semiconductor storage device for stably operating even if the storage device is an SRAM memory cell in which the gate widths of an access transistor is the same as that of the drive transistor.例文帳に追加

アクセストランジスタとドライブトランジスタとのゲート幅が等しいＳＲＡＭメモリセルの場合でも安定に動作する半導体記憶装置を提供する。 - 特許庁

An FAT information detecting part 121 provided in a hard disk control part 12 examines whether FAT information is recorded on an SRAM 7.例文帳に追加

ハードディスク制御部１２に設けられたＦＡＴ情報検出部１２１がＳＲＡＭ７上にＦＡＴ情報が記録されているか否かを検査する。 - 特許庁

To provide a semiconductor integrated circuit device, such as a high-performance semiconductor integrated circuit device whose soft errors of a SRAM(static random access memory) are reduced.例文帳に追加

半導体集積回路装置、例えば、ＳＲＡＭのメモリセルのソフトエラーを低減させた高性能の半導体集積回路装置を提供する。 - 特許庁

To provide a semiconductor device, an SRAM, and the manufacturing method of the semiconductor device wherein the process of disposing its contact in its narrow active region can be easily performed.例文帳に追加

狭い活性領域にコンタクト部を配設する工程を、容易に行うことができる半導体装置および半導体装置等を提供する。 - 特許庁

To detect minute defect existing in a PMOS load transistor of an SRAM (Static Random Access Memory) memory cell without extremely increasing circuit area and at high speed.例文帳に追加

回路面積を極端に増大させることなく、かつ高速に、ＳＲＡＭメモリセルのＰＭＯＳ負荷トランジスタに存在する微小欠陥を検出すること。 - 特許庁

To provide a semiconductor storage device where a reading operation from an output disable state is made fast in a DRAM operating in an SRAM type interface.例文帳に追加

ＳＲＡＭ型インターフェイスで動作するＤＲＡＭにおいて出力ディスエーブル状態からの読出し動作を高速にした半導体記憶装置を提供する。 - 特許庁

The ROM code reads the parameter from a region designated by the specific physical address of the NAND flash memory 30, and transfers it to an SRAM 16.例文帳に追加

ＲＯＭコードは、ＮＡＮＤフラッシュメモリ３０の特定の物理アドレスで指定された領域からパラメータを読み出し、ＳＲＡＭ１６に転送する。 - 特許庁

The prefetch logic may transfer two or more cache lines from an open page in the DRAM to the SRAM, at least in a part, based on the prefetch hint.例文帳に追加

このプリフェッチロジックは、少なくとも部分的にプリフェッチヒントに基づいて、ＤＲＡＭのオープンページからＳＲＡＭに２つ以上のキャッシュラインを転送し得る。 - 特許庁

Afterwards, when a photograph mode is selected, predetermined density conversion is performed by a γ correction part, and the signal is stored in a SRAM 304 in the form of multi-level data.例文帳に追加

その後、写真モードが選択された時には、γ補正部で所定の濃度変換を行い、多値データの形式でＳＲＡＭ３０４に格納する。 - 特許庁

To provide a semiconductor device having an SRAM macro with a power supply interruption function in which the design accompanied by an increase or decrease of storage capacity is facilitated.例文帳に追加

電源遮断機能付きで記憶容量の増減変更を伴う設計が容易なＳＲＡＭマクロを有する半導体装置を提供する。 - 特許庁

An SRAM 113 successively stores the image data outputted from a latch circuit 108, and outputs the stored image data to a latch circuit 103.例文帳に追加

ＳＲＡＭ１１３は、ラッチ回路１０８から出力される画像データを順次記憶すると共に、前記記憶した画像データをラッチ回路１０３に出力する。 - 特許庁

The SRAM 5 stores input digital data with over two bits, which can be used as gray level information for gray scale display by the respective sub-pixels.例文帳に追加

ＳＲＡＭ５には、各サブ画素３のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータが記憶される。 - 特許庁

Consequently, a sense amplifier for use in an operational amplifier, the memory cell of an SRAM or a storage device having high sensitivity characteristics can be provided.例文帳に追加

このため、感度の良好な特性を有するオペアンプ回路、ＳＲＡＭのメモリセルあるいは記憶装置に用いるセンスアンプを提供することができる。 - 特許庁

An SRAM cell 1 comprises inverters 10, 20; n-type FETs (field effect transistors) 32, 34, 36, 38; word lines 42, 44 and bit lines 46, 48.例文帳に追加

ＳＲＡＭセル１は、インバータ１０，２０、Ｎ型ＦＥＴ（電界効果トランジスタ）３２，３４，３６，３８、ワード線４２，４４、およびビット線４６，４８を備えている。 - 特許庁

To provide a semiconductor storage which ensures a transfer and process margin without deforming a gate shape intricately when forming gate wiring of SRAM.例文帳に追加

ＳＲＡＭのゲート配線形成にあたって、ゲート形状を複雑に変形させることなく転写及び加工マージンを確保する半導体記憶装置を提供する。 - 特許庁

In a SRAM, for the same group, changing (rewriting) to the signals indicating the next inclined states is substantially performed at the same time.例文帳に追加

同一グループに対応するＳＲＡＭについては、実質的に同時に、次の傾斜状態を示す信号への変化（書き換え）が行われるようにする。 - 特許庁

Specific data including a degradation learning value ΣR stored in the SRAM are copied to the EEPROM so that the specific data can be backed up.例文帳に追加

ＳＲＡＭに記憶されている劣化学習値ΣＲを含む特定データをＥＥＰＲＯＭに複写することによって、特定データをバックアップする。 - 特許庁

To provide another method alternative to a solution by SRAM and DRAM, with further high performance, further high data transfer rate, and further low cost.例文帳に追加

さらに高い性能、さらに速いデータ転送レート、および、さらに安価であるような、ＳＲＡＭおよびＤＲＡＭによる解決策に代る他の方法を提供すること。 - 特許庁

The plurality of transistor circuits have first transistors configured similarly to one of transistors constituting one of the SRAM memory cells.例文帳に追加

前記複数のトランジスタ回路は、それぞれ、前記ＳＲＡＭメモリセルの１つを構成するトランジスタのうちの１つと同様に構成された第１のトランジスタを有する。 - 特許庁

As a designing means, for example, transistor 37 for reading, which is provided in the SRAM cell CELL1 to protect data, is also provided in the sense amplifier SA of the DRAM.例文帳に追加

設計手段として、例えば、データを保護するためにＳＲＡＭセルＣＥＬＬ１に設けた読み出し用トランジスタ３７をＤＲＡＭのセンスアンプＳＡにも設ける。 - 特許庁

A data concatenator 131 concatenates two 16-bit data units supplied in two cycles and writes them as 32-bit data in a one-port SRAM 132 in one cycle.例文帳に追加

データ連結部１３１は、２サイクルかけて供給される２つの１６ビットデータを連結し、３２ビットデータとして１サイクルで１ポートSRAM１３２に書き込む。 - 特許庁

Also, the transfer gate transistors 106 of the first and second SRAM cells SC00 and SC01 are connected to common read word line RWL.例文帳に追加

また、第1、第２のＳＲＡＭセルＳＣ００、ＳＣ０１のトランスファゲートトランジスタ１０６は、共通の読み出しワード線ＲＷＬに接続されることを特徴とする。 - 特許庁

The image processor 100 supplies image data stored in a memory such as DRAM 10 or SRAM 20 to an image processing part 30 to perform predetermined image processing.例文帳に追加

画像処理装置１００は、ＤＲＡＭ１０、ＳＲＡＭ２０等のメモリに記憶された画像データを画像処理部３０に供給し、所定の画像処理を行う。 - 特許庁

In the case that the data in the SRAM 12b is deleted by detecting tampering, the prescribed processing at the degraded operation is executed using the data in the SDRAM 12a.例文帳に追加

タンパ検出によりＳＲＡＭ１２ｂのデータが消去された場合、ＳＤＲＡＭ１２ａのデータを用いて縮退運転時の所定処理を実行する。 - 特許庁

The SRAM device is provided with a means for reducing the leakage current flowing from a cell power source line or a means for reducing the leakage current flowing from a bit line to the inside of a cell.例文帳に追加

セル電源線から流れるリーク電流を低減する手段か、ビット線からセル内部に流れるリーク電流を低減する手段を設ける。 - 特許庁

To provide a semiconductor integrated circuit device having SRAM and ROM, each containing a transistor which satisfies the specifications for threshold voltage.例文帳に追加

閾値電圧に関して要求される仕様を満たすトランジスタを備えるＳＲＡＭおよびＲＯＭを有する半導体集積回路装置を提供する。 - 特許庁