「sRAM」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

To provide a semiconductor memory device which holds data of an SRAM or a flip-flop circuit without replacing a battery due to temporal degradation of the battery for a driving power source and also holds data in the SRAM while power is not supplied from a reader or running short and to provide a semiconductor device equipped with the semiconductor memory device.例文帳に追加

駆動電源のための電池の経時的劣化に伴う電池の交換作業をすることなく、ＳＲＡＭやフリップフロップ回路のデータを保持し、リーダからの電力が供給されない、または不足する間もＳＲＡＭでデータを保持する半導体メモリ装置及び当該半導体メモリ装置を具備する半導体装置を提供することを課題とする。 - 特許庁

At least one portion of the control signal line OUT(m) is overlapped with the SRAM 13 and the power line JVDD of the amplifier 14 for arranging, thus preventing voltage drop in the SRAM 13 and the power line JVDD of the amplifier 14 and hence preventing captured image data from being lost on the signal line Sig.例文帳に追加

制御信号線ＯＵＴ（ｍ）の少なくとも一部を、ＳＲＡＭ１３及び増幅器１４の電源線ＪＶＤＤと上下に重ね合わせて配置するため、ＳＲＡＭ１３及び増幅器１４の電源線ＪＶＤＤの電圧降下を防止でき、画像取込みを行ったデータが信号線Ｓｉｇ上で消失するおそれがなくなる。 - 特許庁

The microcomputer 14 stores, in an SRAM 13, the time data in the clock IC 12 immediately before the stop of the engine, and calculates the soak time by using a difference between the time data at the previous engine stop stored in the SRAM 13 and the time data in the clock IC 12 at that time when the start of the engine is judged to be completed after the engine start.例文帳に追加

マイコン１４は、エンジン停止直前における時計ＩＣ１２の時刻データをＳＲＡＭ１３に記憶すると共に、起動後エンジン始動が完了したと判定された時に、ＳＲＡＭ１３に記憶されている前回エンジン停止時の時刻データとその時の時計ＩＣ１２の時刻データとの差からソーク時間を算出する。 - 特許庁

The programmable interface according to this invention has: a register file having registers, wherein each register has an arbitrary type; an execution control register; a microcontroller which bidirectionally communicates with the register file and the execution control register; a code store SRAM which bidirectionally communicates with the microcontroller; and executable code loaded onto the code store SRAM.例文帳に追加

本発明によるプログラマブル・インタフェースは、それぞれが任意のタイプであるレジスタを備えるレジスタ・ファイルと、実行制御レジスタと、レジスタ・ファイル及び実行制御レジスタと双方向通信を行うマイクロコントローラと、マイクロコントローラと双方向通信を行うコード記憶ＳＲＡＭと、コード記憶ＳＲＡＭにロードされる実行可能コードと、を有する。 - 特許庁

In the microcomputer 100 of a remote controller, a setup data protection part 140 stops the operation of the SRAM 110 synchronously with a reset signal S1 output from a reset control part 130 when asynchronous reset is generated, delays the reset signal S1 until after stopping the operation of the SRAM 110, and outputs the delayed reset signal S1 to a CPU 120.例文帳に追加

リモートコントローラのマイコン１００において、設定データ保護部１４０は、非同期リセットが生じたときにリセット制御部１３０から出力されるリセット信号Ｓ１に同期してＳＲＡＭ１１０の動作を停止させると共に、リセット信号Ｓ１を、ＳＲＡＭ１１０の動作停止の後までに遅延させてＣＰＵ１２０に出力する。 - 特許庁

To provide an MOS transistor circuit employing a double insulated gate field effect transistor (FET) in which high-speed operation of a unit circuit is made compatible with reduction of power consumption during out-of-use (annotation), at a normal time, or on standby, a CMOS transistor circuit employing the same, SRAM cell circuit, CMOS-SRAM cell circuit, and integrated circuit.例文帳に追加

単位回路の、高速動作と未使用時（注を入れる）または定常時または待機時における消費電力の減少を両立させた二重絶縁ゲート電界トランジスタを用いたＭＯＳトランジスタ回路およびそれを用いたＣＭＯＳトランジスタ回路、ＳＲＡＭセル回路、ＣＭＯＳ−ＳＲＡＭセル回路、集積回路を提供することである。 - 特許庁

Matrix cells MC11-MCmk are four transistors type SRAM cells in which a load transistor of an inverter in a storage circuit is omitted.例文帳に追加

図１は本発明に係るＳＲＡＭの一例を示す図であり、マトリクスセルＭＣ11〜ＭＣmkは、記憶回路におけるインバータの負荷トランジスタが省略された４トランジスタ型ＳＲＡＭセルである。 - 特許庁

When two kinds of PDTCs match the DTC table, the PDTCs and an SRAM 12 where the original data of the PDTC is stored are collated and specified ((a) upper stage).例文帳に追加

ＰＤＴＣの２種類がＤＴＣテーブルと一致する場合は、ＰＤＴＣと、そのＰＤＴＣの元データが記憶されているＳＲＡＭ１２とを照合し特定する（（ａ）上段）。 - 特許庁

A high dielectric film is employed for gate insulation films of parts of transistors among MOS transistors configuring the 4-transistor SRAM, and the V-I characteristic of the parts of the transistors is configured to have a history.例文帳に追加

４トランジスタＳＲＡＭを構成するＭＯＳトランジスタの内、一部のトランジスタのゲート絶縁膜を高誘電体膜とし、そのＶ−Ｉ特性に履歴を有するごとくに構成する。 - 特許庁

To provide a nonvolatile storage having high reliability enabling high integration by substituting the nonvolatile storage for a SRAM used in a switch of a programmable logic such as a FPGA or the like.例文帳に追加

ＦＰＧＡなどのプログラマブルロジックのスイッチに用いられているＳＲＡＭの変わりとなり、高集積を可能とする高い信頼性を備えた不揮発性記憶装置を提供する。 - 特許庁

To reduce chip area by dispensing with a standby time in writing data and dispensing with a SRAM externally attached, in an external connection device such as a CPU or the like.例文帳に追加

ＣＰＵ等の外部接続装置において、データを書き込む際の待機時間が不要になるとともに、外付けＳＲＡＭが不要になって、チップ面積を小さくすることができる - 特許庁

A CMOS memory array includes many bit cells 12 arranged in a SRAM array 11 of N rows×M columns, and has a duplication columns 60 of the bit cell 12 utilized for self-measuring.例文帳に追加

ＣＭＯＳメモリアレイは、Ｎ行×Ｍ列のＳＲＡＭアレイ１１内に配列された多数のビットセル１２を含み、自己計測用に利用されるビットセル１２の重複列６０を有する。 - 特許庁

Then, the wiring direction of inter- SRAM marco digit line is detected (S3), and the wiring direction of the wiring limiting region is set as a direction orthogonally crossing the direction of digit line (S4, S5).例文帳に追加

次に、ＳＲＡＭマクロ内部のデジット線の配線方向を検出し（Ｓ３）、デジット線の方向に直交する方向に配線制限領域の配線方向を設定する（Ｓ４、Ｓ５）。 - 特許庁

A fifth gate 5 is closed, and the data of the next frame is not inputted to SRAM 2, when the data of the current frame and the previous frame in the first to the n-th lines are the same (in the case of a static image).例文帳に追加

第５ゲート５は、１ライン〜ｎラインにおける現フレームと前フレームとのデータが同じである場合(静止画の場合)には閉鎖して、次フレームのデータをＳＲＡＭ２に入力しない。 - 特許庁

Among respective dither thresholds continuous in a main scanning direction of a dither matrix, dither thresholds for one word are written into a first address of an SRAM and dither thresholds exceeding one word are written into a second address.例文帳に追加

ディザマトリクスの主走査方向に連続する各ディザ閾値のうち、１ワード分のディザ閾値をＳＲＡＭの第１のアドレスに書き込み、１ワードを超えるディザ閾値を第２のアドレスに書き込む。 - 特許庁

By this program, levels of the substrate bias voltages Vbp, Vbn are adjusted, and the variances of the threshold voltages of MOS transistor of CMOS-SRAM are controlled to be within a predetermined tolerance range.例文帳に追加

プログラムにより基板バイアス電圧Ｖｂｐ、Ｖｂｎのレベルが調整されて、ＣＭＯＳ・ＳＲＡＭのＭＯＳトランジスタのしきい値電圧のバラツキは、所定の誤差範囲に制御される。 - 特許庁

To provide a semiconductor memory device which has such constitution that a SRAM is interchangeable with an interface using a DRAM core and which has no buffer for adjusting write timing.例文帳に追加

本発明は、ＤＲＡＭコアを用いてＳＲＡＭとインターフェースが互換の構成であり、書き込みタイミング調整用のバッファを持たない半導体記憶装置を提供することを目的とする。 - 特許庁

To reduce cost related to an expensive SRAM in an IC card settlement terminal with a tamper-resistant function for performing prescribed processing in a degraded operation state after detecting tampering.例文帳に追加

耐タンパ機能を有し、タンパ検知後の縮退運転状態で所定処理を行うＩＣカード決済端末において、高コストであるＳＲＡＭに関するコスト削減を実現する。 - 特許庁

A SRAM device (100) includes a column having opposing bit lines (140), asymmetrical memory cells (120) spanning the opposing bit lines (140) in alternating orientations, and a sense amplifier (130).例文帳に追加

ＳＲＡＭ素子（１００）は、相対するビット・ライン（１４０）を有する列と、交互の方向に相対するビット・ライン（１４０）にわたる非対称記憶セル（１２０）と、センス増幅器（１３０）を有する。 - 特許庁

To reduce the chip area in a semiconductor integrated circuit incorporating an SRAM for temporarily storing image data being inputted from an MPU in order to drive a display device.例文帳に追加

表示デバイスを駆動するためにＭＰＵから入力される画像データを一時的に記憶するＳＲＡＭを内蔵した半導体集積回路において、チップ面積を低減する。 - 特許庁

To provide a semiconductor memory device for achieving low voltage driving and low power consumption by optimally controlling an applied voltage in the direction of improving the operation margin of an SRAM memory cell.例文帳に追加

ＳＲＡＭメモリセルの動作マージンを改善する方向に印加電圧を最適制御し、低電圧駆動、低消費電力化を実現した半導体記憶装置を提供する。 - 特許庁

The microcomputer 17 discriminates the bank in the bank mechanism of the CD 2 to be reproduced and refers to the recording condition table in the SRAM 17a to specify the corresponding recording mode.例文帳に追加

そして、マイコン１７は、再生しようとするＣＤ２のバンクメカ内のバンクを判別し、ＳＲＡＭ１７ａの記録条件テーブルを参照して、対応する記録モードを特定する。 - 特許庁

Each data buffer 394 of the SRAM array 120 is provided with a 1st switch circuit 397-1 and a 2nd switch circuit 397-2 and electrified under the control of respective column decoders.例文帳に追加

また、ＳＲＡＭアレイ１２０の各データバッファ３９４には第一のスイッチ回路３９７−１と第二のスイッチ回路３９７−２が設けられ、各列デコーダにより導通制御される。 - 特許庁

The SRAM is arranged in the extension direction of a bit lie, has a long side and a short side and has a plurality of memory cells 1 wherein the extension direction of the short side is the same direction as the extension direction of the bit line.例文帳に追加

ＳＲＡＭは、ビット線の延在方向に並び、長辺と短辺を有し、短辺の延在方向がビット線の延在方向と同方向である複数のメモリセル１を有する。 - 特許庁

Thereby, it can be grasped that defect is caused in which node out of six transistors constituting a SRAM cell, also the number of pads to be provided is less, and the test circuit can be inserted into a scribe line sufficiently.例文帳に追加

これにより、ＳＲＡＭセルを構成する６個のトランジスタのどのノードで不良が発生したのかが把握でき、かつ備えるパッドの数が少なく、スクライブラインに十分に挿し込める。 - 特許庁

To provide a DRAM which reduces the loss time in accessing at the time of refreshing and performs refreshing for other banks in parallel with the regular accesses and can be used like an SRAM.例文帳に追加

本発明は、リフレッシュ時のアクセスのロス時間を低減させ、通常のアクセスと同時に別のバンクのリフレッシュを行い、ＳＲＡＭと同じ様に扱えるＤＲＡＭを提供することにある。 - 特許庁

Respective power switches PWSW22 and PWSW23 of the one and another SRAM modules 2 and 3 and are commonly connected with the shared local power line (vssm) 22.例文帳に追加

一方と他方のＳＲＡＭモジュール２、３の一方と他方の電源スイッチＰＷＳＷ２２、ＰＷＳＷ２３とは、共有ローカル電源線ｖｓｓｍ２２に共通に接続される。 - 特許庁

To provide a semiconductor memory device for avoiding the generation of a leakage by miniaturizing contacts concerning an SRAM having six transistors in one memory cell, and also to provide a manufacturing method of the semiconductor memory device.例文帳に追加

１メモリセルが６トランジスタを有するＳＲＡＭにおいて、コンタクトの微細化をするとリークの発生を回避できる半導体記憶装置及びその製造方法を提供する。 - 特許庁

To provide a latency control circuit for a semiconductor memory device in which operation performance can be improved by varying latency by refresh during a burst read period in a synchronous pseudo SRAM.例文帳に追加

同期式擬似ＳＲＡＭにおいて、バースト読み出し動作時、リフレッシュによりレイテンシを可変して、動作性能を向上させ得る半導体メモリ装置のレイテンシ制御回路を提供すること。 - 特許庁

A bit plane processing unit 26 reads a code block in the unit of arithmetic coding from an SRAM 19, converts it into a bit plane expression and supplies bit data to a path processing unit 28.例文帳に追加

ビットプレーン処理器２６は算術符号化の単位となるコードブロックをＳＲＡＭ１９から読み出し、ビットプレーン表現に変換した後、パス処理器２８にビットデータを供給する。 - 特許庁

To provide a semiconductor device which is constituted in a structure provided with an MIM node capacitor in an SRAM cell, and to which a soft error measure can be performed by forming the capacitor in a simple structure.例文帳に追加

ＳＲＡＭセルにＭＩＭノードキャパシタを備えた構造のものであって、このＭＩＭキャパシタを簡単な構造で形成できソフトエラー対策を施すことができるようにする。 - 特許庁

In the first and third logic circuits 23, 29 and the SRAMs, a power supply is broken as needed, and power is constantly supplied to the second logic circuit 26 and the SRAM.例文帳に追加

第１及び第３の論理回路２３，２９とそのＳＲＡＭは必要に応じて電源が遮断され、第２の論理回路２６とそのＳＲＡＭは常に電源供給がなされる。 - 特許庁

To provide a high-performance semiconductor integrated circuit where standby current is reduced by preventing leakage current of the semiconductor integrated circuit device, for example, a memory cell of an SRAM.例文帳に追加

半導体集積回路装置、例えば、ＳＲＡＭのメモリセルのリーク電流を防止することにより、スタンバイ電流を低減させた高性能の半導体集積回路を提供する。 - 特許庁

A multiplexer 11 multiplexes RGB video data, and an SRAM 12 subsequently performs subfield decoding of each of the RGB video data piece in time division by using a single lookup table.例文帳に追加

ＲＧＢ映像データをマルチプレクサ１１でマルチプレクスした後、ＳＲＡＭ１２において、１個のルックアップテーブルを用いて時分割でＲＧＢ映像データの各々のサブフィールドコーディングを行う。 - 特許庁

Being composed of a CMOS, an SRAM cell includes a Pwell area in which an NMOS transistor is formed and an Nwell area in which an PMOS transistor is formed.例文帳に追加

ＳＲＡＭセルはＣＭＯＳで構成されるためＮＭＯＳトランジスタが形成されるＰｗｅｌｌ領域とＰＭＯＳトランジスタが形成されるＮｗｅｌｌ領域とを有する。 - 特許庁

To provide a control circuit and a control method for enabling a CPU to perform normal processing even though information to be stored in an SRAM (static random access memory) is damaged by the influence of noise, etc.例文帳に追加

ノイズなどの影響により、ＳＲＡＭに記憶される情報が壊れても、ＣＰＵが正常な処理を行うことが可能な制御回路および制御方法を提供する。 - 特許庁

To use a memory cell having a small number of elements as an SRAM (Static Random Access Memory) by preventing a case where the data are written or read to or from a memory cell and the memory cell is refreshed at the same time.例文帳に追加

メモリセルのデータの書き込み又は読み出しとメモリセルのリフレッシュとが同時に行われることを防止することにより、素子数の少ないメモリセルをＳＲＡＭとして用いる。 - 特許庁

To enable the high-speed setting of an initial value at a desired timing, suppress the increase in cell forming area, and facilitate the pattern change of an SRAM cell for determining the initial value.例文帳に追加

所望のタイミングで高速な初期値設定を可能にすると共に、セルの形成面積の増大を抑え、また、初期値決定のためのＳＲＡＭセルのパターン変更を容易にする。 - 特許庁

In the case that the destination of the signal 9 is set to its own mobile phone, the receiver makes automatic dialing to a telephone number having been registered and written in an SRAM 24 in advance to make a call thereto.例文帳に追加

その後、送信先が、自分の携帯電話に設定されていた場合には、予め登録しておいたＳＲＡＭ２４に書き込まれた電話番号に、自動ダイヤルし電話をかける。 - 特許庁

To provide a semiconductor chip which has a dummy pattern which can identify a position as to a specific portion in, for example, SRAM cells even after completion of a final wiring process for analysis.例文帳に追加

最終配線プロセス完了後でも例えばＳＲＡＭセル内の特定部分について位置を同定し、解析を行なうことが可能なダミーパターンを有する半導体チップを提供する。 - 特許庁

To provide a means for shortening a reset time from a deep stand-by mode to a stand-by mode in a device using virtual SRAM set to the deep stand-by mode and the stand-by mode.例文帳に追加

ディープスタンバイモードとスタンバイモードを設定した擬似ＳＲＡＭを用いた装置において、ディープスタンバイモードからスタンバイモードへ復帰する時間を短縮する手段を提供する。 - 特許庁

To actualize the information controller which stably operates even in the case of an illegal bit of a memory as an information controller having an MPU which run a program on an SRAM.例文帳に追加

プログラムをＳＲＡＭ上において動作するＭＰＵを持つ情報制御装置において、メモリのビット化けが発生しても、動作を安定に行う情報制御装置を実現する。 - 特許庁

A CMOS memory array includes many bit cells 12 arranged in a SRAM array 11 of N rows × M columns, and has a duplication columns 60 of the bit cell 12 utilized for self-measuring.例文帳に追加

ＣＭＯＳメモリアレイは、Ｎ行×Ｍ列のＳＲＡＭアレイ１１内に配列された多数のビットセル１２を含み、自己計測用に利用されるビットセル１２の重複列６０を有する。 - 特許庁

The CPU transfers a part of program modules to the built-in RAM from program modules stored in a program storage area 403a in the SRAM 403, when necessary.例文帳に追加

ＣＰＵは、ＳＲＡＭ４０３のプログラム格納領域４０３ａに格納されているプログラムモジュールの中から、必要に応じて一部のプログラムモジュールを内蔵ＲＡＭに転送する。 - 特許庁

Furthermore, the CAM cell comprises a pair of comparison circuits for comparing a data value stored in one side of the SRAM cell, with a search data value given on a corresponding search line.例文帳に追加

ＣＡＭセルはさらに、各々が、ＳＲＡＭセルの一方に記憶されたデータ値と対応のサーチ線上に与えられたサーチデータ値とを比較するための１対の比較回路を含む。 - 特許庁