「sRAM」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

To provide a circuit for supplying a bit-line voltage in a volatile semiconductor memory device like an SRAM and a voltage supplying method therefor.例文帳に追加

ＳＲＡＭのような揮発性半導体メモリ装置におけるビットライン電圧供給回路とそれによるビットライン電圧印加方法を提供することにある。 - 特許庁

To reduce cross talk between bit lines and between bit lines and upper layer wirings or lower layer wirings, in a semiconductor integrated circuit comprising a SRAM.例文帳に追加

ＳＲＡＭセルを含む半導体集積回路において、ビットライン間、及び、ビットラインと上層又は下層配線との間のクロストークを低減する。 - 特許庁

When the voltages are not within the acceptable range, an exception is generated, and an exception handler stalls the processor pipeline to inhibit accesses to the SRAM cells.例文帳に追加

電圧が許容可能な範囲内にないときに例外が発生され、例外ハンドラは、ＳＲＡＭセルへのアクセスを禁止するためにプロセッサ・パイプラインをストールする。 - 特許庁

The color conversion and half-toning circuit 27 uses part of the dither conversion data stored in the SRAM 33 to apply dither processing to the multi-gradation image data.例文帳に追加

色変換・ハーフトーニング回路２７は、そのＳＲＡＭ３３に格納された一部のディザ変換データを用いて、多階調画像データをディザ処理する。 - 特許庁

Then, there is no need for rewriting the memory contents of an SRAM which is the color pallet 15 and therefore the need for considering the time required for the rewriting is eliminated.例文帳に追加

このようにすれば、カラーパレット１５であるＳＲＡＭの記憶内容を書き換える必要がないため、書き換えに要する時間を考慮しなくて良い。 - 特許庁

Afterwards, a library for SRAM marco arrangement, and wiring is generated from the coordinates of the wiring limiting region and the limited wiring direction (S6, S7).例文帳に追加

その後、配線制限領域の座標及び限定した配線方向の情報からＳＲＡＭマクロ配置配線用ライブラリを生成する（Ｓ６、Ｓ７）。 - 特許庁

The ends of normal operation precharge and inspection precharge circuits are connected in parallel to the bit lines of the bit line pair of a SRAM.例文帳に追加

ＳＲＡＭのビット線対の各ビット線のそれぞれに、通常動作用プリチャージ回路と検査用プリチャージ回路の各一端が並列接続される。 - 特許庁

By writing the image data to the SRAM 101 and selecting the read method of the data, the mirror inverted image data and the rotated image data are obtained.例文帳に追加

画像データをＳＲＡＭ１０１に書き込み、そのデータの読み出し方法を選択することにより、ミラー反転画像データと回転画像データを得る。 - 特許庁

To accurately write and read data at a low voltage even during parallel execution of read access and write access in a multiport SRAM cell.例文帳に追加

マルチポートＳＲＡＭセルにおいてリードアクセスとライトアクセスの並行実行時においても、低電圧のもとで正確にデータの書込および読出を実行する。 - 特許庁

To the bus connected with memory devices (slave devices) such as DRAM, SRAM, and ROM, master devices (CPU, direct memory access (DMA), etc.), are connected.例文帳に追加

ＤＲＡＭ、ＳＲＡＭ、ＲＯＭなどのメモリ装置（スレイブ装置）が結合されるバスには、マスタ装置（ＣＰＵ，直接記憶アクセス装置（ＤＭＡ）など）が接続される。 - 特許庁

Among compared three data values, if there are two or more same data values, the data values are written into an area 102 in the SRAM 52.例文帳に追加

この比較された３つのデータ値の中で、２つ以上同一のデータ値が存在すれば、そのデータ値がＳＲＡＭ５２の領域１０２に書き込まれる。 - 特許庁

To easily and surely realize an operation method by suppressing the increase of a cell area as much as possible in a semiconductor storage device having SRAM cells.例文帳に追加

ＳＲＡＭセルを有する半導体記憶装置において、セル面積の増大を極力抑えつつ、簡便かつ確実な動作方式を実現する。 - 特許庁

The remaining buffer capacity of the data SRAM 24 is detected by a remaining capacity management unit 32, and a remaining capacity determination unit 34 determines whether the remaining capacity is much or little.例文帳に追加

データ用ＳＲＡＭ２４のバッファ残量は残量管理部３２によって検出され、残量判定部３４が残量が多いか少ないかを判定する。 - 特許庁

Thereby, writing from the SRAM to the CF memory card is restrained since the authorization history data is not increased in the management section 210.例文帳に追加

これにより、管理部２１０において認証履歴データが増えることがないので、ＳＲＡＭからＣＦメモリカードへの書込みの発生を抑制できる。 - 特許庁

More specifically, the method sets an original point of an SRAM storing a face image before normalization as a point that is the center of the right and left eyes and a point between a pixel and a pixel, sets an original point of an SRAM storing a face image after normalization as a fixed pixel point, and performs normalization processing in which coordinates before normalization and coordinates after normalization are different from one another.例文帳に追加

具体的には、正規化前の顔画像を蓄えるＳＲＡＭの原点を左右目位置の中心で画素と画素の間の点とし、正規化後の顔画像を蓄えるＳＲＡＭの原点を固定した画素点とし、正規化前の座標と正規化後の座標が異なる正規化処理を行なう。 - 特許庁

A semiconductor device includes SRAM circuit blocks SRB1 to SRB4, and power switches SW10 to SW13, SW20 to SW23, SW30 to SW33, and SW40 to SW43 connected in parallel form between power terminals of the SRAM circuit blocks SRB1 to SRB4 and power lines of the semiconductor device.例文帳に追加

ＳＲＡＭ回路ブロックＳＲＢ１〜ＳＲＢ４と、ＳＲＡＭ回路ブロックＳＲＢ１〜ＳＲＢ４の電源端子と半導体装置の電源線との間に並列形態でそれぞれ接続される電源スイッチＳＷ１０〜ＳＷ１３、ＳＷ２０〜ＳＷ２３、ＳＷ３０〜ＳＷ３３、ＳＷ４０〜ＳＷ４３を備える。 - 特許庁

In magnetic field measurements using a magnetic field sensor 10 comprising a SQUID 104, a data storage site changing part 166 changes a data storage site to a SRAM 168 when collection rate is fast and measuring time is short, and changes the data storage site to a SRAM 168 when the collection rate is slow and measuring time is long.例文帳に追加

SQUID１０４による磁場センサ１０を使用した磁場計測において、データ格納先切替え部１６６により、収集レートが早く計測時間が短い場合には、データ格納先はSRAM１６８に切り替えられ、収集レートが遅く計測時間が長い場合には、データ格納先はSRAM１６８に切り替えられる生体磁気計測装置。 - 特許庁

A memory array part as a DRAM or an SRAM is provided in the package of a memory IC chip as a semiconductor memory device, and in addition to this, a plurality of interface modules corresponding to various memory types such as an SDR, a DDR, a DDR2...a DDR(n), the SRAM, a DPRAM, a FIFO are also provided.例文帳に追加

半導体メモリ装置としてのメモリＩＣチップのパッケージ内に、ＤＲＡＭ又はＳＲＡＭとしてのメモリアレイ部が設けられていることに加え、例えばＳＤＲ、ＤＤＲ、ＤＤＲ２・・・ＤＤＲ（ｎ）、ＳＲＡＭ、ＤＰＲＡＭ、ＦＩＦＯ等の各種のメモリタイプに応じた複数のインターフェースモジュールも設けられているようにする。 - 特許庁

The solid-state image pickup element driving device comprises a random accessible SRAM 45 that stores waveform information about a driving signal to a solid-state image pickup element and a comparator 48 for reading the waveform information from the SRAM 45 and creating a driving signal on the basis of the read waveform information.例文帳に追加

本発明に係る固体撮像素子駆動装置は、固体撮像素子に対する駆動信号についての波形情報が格納されているランダムアクセス可能なＳＲＡＭ45と、該ＳＲＡＭ45から波形情報を読み出し、読み出した波形情報に基づいて駆動信号を作成するコンパレータ48とを具えている。 - 特許庁

An array substrate provided with a plurality of pixels 26 each includes an SRAM 60 and an SRAM driving circuit constituted of a second thin film transistor 53 having a gate electrode, a semiconductor film and first and second electrodes connected to the semiconductor film and a third thin film transistor 54 is formed.例文帳に追加

ＳＲＡＭ６０と、ゲート電極、半導体膜、並びにこの半導体膜に接続された第１電極および第２電極を有した第２薄膜トランジスタ５３および第３薄膜トランジスタ５４で構成されたＳＲＡＭ駆動回路５０と、を含む複数の画素２６を備えたアレイ基板を形成する。 - 特許庁

A 1st column address buffer 392 and a 2nd column address buffer 393 generate a 1st SRAM column address signal iASC-1 and a 2nd column address signal iASC-2 according to an SRAM column address signal iASC and supply them to a 1st and a 2nd column decoder, which operate by turns.例文帳に追加

第一の列アドレスバッファ３９２と第二の列アドレスバッファ３９３は、ＳＲＡＭ列アドレス信号ｉＡＳＣに基づき第一のＳＲＡＭ列アドレス信号ｉＡＳＣ−１と第二の列アドレス信号ｉＡＳＣ−２とを生成して、第一および第二の列デコーダに与え、これら列デコーダが交互に動作する。 - 特許庁

In a range- domain matching section 1012, the comparison caluculation of the range data belonging to the same class with commonly given domain block data belonging to the same class as that of the range blocks of the range data is performed in parallel by means of processor elements PF(1) to PE(n) after the range data are respectively stored in memories SRAM(1) to SRAM(n).例文帳に追加

レンジ・ドメインマッチング部１０１２では、同一のクラスに属するレンジデータがそれぞれメモリＳＲＡＭ（１）〜ＳＲＡＭ（ｎ）に格納された後、これらレンジブロックと同一のクラスに属し、かつ、共通に与えられるドメインブロックデータとの比較演算が、プロセッサエレメントＰＥ（１）〜ＰＥ（ｎ）で並列に行われる。 - 特許庁

If the power supply is instantaneously shut off, the electric charge charged in the capacitor C1 is discharged to be fed between the power terminal V_DD of the SRAM 5 and the grand end GND, and elimination of the data stored in the SRAM 5 before the power supply is recoverd can be prevented.例文帳に追加

故に、電源瞬断が発生した場合、コンデンサＣ１に充電されている電荷が放電されてＳＲＡＭ５の電源端子Ｖ_DDとグランド端GNDとの間に電源供給されるため、電源瞬断から復帰するまでにＳＲＡＭ５に記憶しているデータが消失してしまうのを防ぐことができる。 - 特許庁

When applying a display signal held in SRAM to a display element with the polarity inverted, a polarity control signal for changing over the display signal to be applied to the display element from SRAM is inputted to a display screen DS via a low-pass filter constituted of resistors R1, R2 and capacitors C1, C2.例文帳に追加

ＳＲＡＭに保持している表示信号を極性反転して表示素子に印加する際、ＳＲＡＭから表示素子に印加する表示信号の極性切り換えを行う極性制御信号を、抵抗Ｒ１、Ｒ２とコンデンサＣ１、Ｃ２で構成されたローパスフィルターを介して表示画面ＤＳに入力する。 - 特許庁

The FAT information written to the SRAM 7 is then forwarded to a DRAM 6, and a data reading part 123 reads necessary information according to the FAT information.例文帳に追加

ＳＲＡＭ７に書き込まれたＦＡＴ情報は、その後ＤＲＡＭ６に転送され、データ読込部１２３がこのＦＡＴ情報に従って必要とするデータを読み込む。 - 特許庁

In a word line drive power source circuit 10, a potential of a point A in a monitor circuit 12 reflects a potential of a 'High' side (node C2) of a SRAM cell 60.例文帳に追加

ワード線駆動電源回路１０においては、モニタ回路１２におけるＡ点の電位が、ＳＲＡＭセル６０の“Ｈｉｇｈ”側（節点Ｃ２）の電位を反映している。 - 特許庁

Since a menu data generating section 7 outputs the menu data generated thereby to the SRAM 83 altogether, the power consumed by the digital still camera can be reduced.例文帳に追加

画面データ作成部７で作成された画面データは一括してＳＲＡＭ８３へ出力されるため、デジタルカメラで消費される電力を低減することができる。 - 特許庁

Location information is input to a numerical control device 1, via an interface 4 for a GPS, from a GPS unit 13 and stored in an SRAM 3 (refer to Fig.2).例文帳に追加

ＧＰＳユニット１３からはＧＰＳ用インタフェース４を介して位置情報が数値制御装置１に入力されＳＲＡＭ３（図２参照）に格納される。 - 特許庁

To dissolve increase in parasitic capacitance load of word lines or reduction in yield due to wiring particles in a 6-transistor SRAM (static random access memory) memory cell having a horizontal memory cell layout.例文帳に追加

横型メモリセルレイアウトの６トランジスタ型ＳＲＡＭメモリセルにおいて、ワード線の寄生容量負荷の増大や、配線パーティクルによる歩留低下を解消する。 - 特許庁

If a correct failure code is not specified by the comparison between the PDTC and the DTC table, the SRAM 12 and the DTC table are collated ((a) lower stage (c)).例文帳に追加

ＰＤＴＣとＤＴＣテーブルとの照合により正しい故障コードを特定できない場合は、ＳＲＡＭ１２とＤＴＣテーブルとを照合する（（ａ）下段、（ｃ））。 - 特許庁

A VDP 10 consists of a SRAM (a static RAM) 20 by a bit mapping, a flash memory 30 in which sprite data are stored and an image synthesizing circuit 40.例文帳に追加

ＶＤＰ１０は、ビットマップによるＳＲＡＭ（スタティックＲＡＭ）２０と、スプライトデータが記憶されるフラッシュメモリ３０と、画像合成回路４０とから構成されている。 - 特許庁

To provide a semiconductor device having an SRAM where the characteristic variation of a MIS transistor caused by the stress of an element isolation area is suppressed, and to provide a method for manufacturing the same.例文帳に追加

素子分離領域の応力によるＭＩＳトランジスタの特性変動を抑制したＳＲＡＭを有する半導体装置及びその製造方法を提供する。 - 特許庁

When the power supply is turned off, the logical value stored in the SRAM circuit part is transferred, by changing the voltage of a store line STR and by making a current flow through Rm by Ns.例文帳に追加

電源が消える前に、ストア線ＳＴＲの電圧を変化させ、ＮｓによりＲｍに電流を流すことで、ＳＲＡＭ回路部に記憶されている論理値を移す。 - 特許庁

A compressive stress-containing insulating film 50 and a tensile stress-containing insulating film 51 are formed on an n-type MIS transistor in an SRAM access region SA.例文帳に追加

ＳＲＡＭアクセス領域ＳＡにおけるＮ型のＭＩＳトランジスタの上に、圧縮応力含有絶縁膜５０および引っ張り応力含有絶縁膜５１を形成する。 - 特許庁

To provide a semiconductor storage device that is operated based on SRAM specifications, does not delay normal access by the influence of refresh, and can reduce a memory cycle as compared with before.例文帳に追加

ＳＲＡＭ仕様で動作し、リフレッシュの影響で通常のアクセスが遅延せず、メモリサイクルを従来よりも短縮可能な半導体記憶装置を提供する。 - 特許庁

File information such as the date when each backup file is prepared to the flash memory 312 is stored as a backup list 311H in each storage region of the SRAM 311.例文帳に追加

ＳＲＡＭ３１１には、フラッシュメモリ３１２へ各バックアップファイルが作成された日時等のファイル情報が各記憶領域内にバックアップリスト３１１Ｈとして保存される。 - 特許庁

Data of high frequency of use are stored in SRAM 103 by above operation, and access frequency to the external memory section 104 is reduced and the high speed access is realized.例文帳に追加

以上のような動作により使用頻度の高いデータをＳＲＡＭ１０３内に格納し外部記憶部１０４へのアクセス回数を減らしアクセスの高速化を実現する。 - 特許庁

Further, when the oil temperature estimation value is stored in the SRAM 2, the oil temperature estimation value stored last during the previous engine operation is set to the oil temperature at the start.例文帳に追加

また、ＳＲＡＭ２に油温推定値が記憶されている場合には、前回の機関運転時に最後に記憶した油温推定値を始動時油温とする。 - 特許庁

In particular, one terminal (arvss) and an another terminal (vssm) of a potential control circuit in each of the SRAM modules are connected to a cell array (cell_array) and a local power line (vssm), respectively.例文帳に追加

具体的には、各ＳＲＡＭモジュールの電位制御回路の一方の端子ａｒｖｓｓと他方の端子ｖｓｓｍはセルアレーｃｅｌｌ＿ａｒｒａｙとローカル電源線ｖｓｓｍに接続される。 - 特許庁

An SRAM device comprises at least one twin cell constituted of two DRAM cells, first and second bit lines are coupled to the twin cell.例文帳に追加

本発明のＳＲＡＭ装置は二つのＤＲＡＭセルで構成される少なくとも一つのツインセルを含み、前記ツインセルには第１及び第２ビットラインが連結されている。 - 特許庁

After a reception operation of the GPS section 3 is completed, main power supply supplies power to the SRAM 7 for a predetermined time during which ephemeris is valid, and thereafter power is cut off.例文帳に追加

また、ＧＰＳ部３の受信動作終了後には、エフェメリスが有効な所定時間だけ主電源からＳＲＡＭ７へ電力を供給し、その後は電源を遮断する。 - 特許庁

The head data transfer block 604 provides the driving data read out from the SRAM 601 and transfers the lower five bits of a read address as block data-selecting data.例文帳に追加

ヘッドデータ転送ブロック６０４は、ＳＲＡＭ６０１から読出した駆動データを提供するとともに、当該読出アドレスの下位５ビットをブロック選択データとして転送する。 - 特許庁

To provide a non-volatile semiconductor memory for remarkably reducing time required for write-in from a host device without having an auxiliary memory such as an SRAM.例文帳に追加

補助メモリ（ＳＲＡＭ等）を合わせ持たずに、上位装置からの書き込みに要する時間を大幅に短縮することができる半導体不揮発性記憶装置を提供する。 - 特許庁

An initialization program for initializing an RAM controller 104 stored in a flash ROM 112 is transferred to an SRAM 102, and executed by a boot program.例文帳に追加

ブートプログラムにより、フラッシュＲＯＭ１１２に記憶されたＲＡＭコントローラ１０４を初期化するための初期化プログラムがＳＲＡＭ１０２に転送され実行される。 - 特許庁

The semiconductor memory 100, which is a cache DRAM, is provided with a main memory (a DRAM) 10, a cache memory (a SRAM) 11 and a control circuit 25 which controls cache operations.例文帳に追加

キャッシュＤＲＡＭである半導体記憶装置１００は、メインメモリ（ＤＲＡＭ）１０と、キャッシュメモリ（ＳＲＡＭ）１１と、キャッシュ動作を制御するための制御回路２５とを備える。 - 特許庁