「sampling circuit」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

A mean value processing continuous sampling circuit 202 is provided in an analysis IDDQ test module 200.例文帳に追加

解析ＩＤＤＱテストモジュール２００中に平均値処理用連続サンプリング回路２０２を設ける。 - 特許庁

To provide a test means for an integrated circuit which dynamically specifies a trigger condition and sampling timing.例文帳に追加

トリガ条件及びサンプリングのタイミングを動的に指定可能な集積回路のテスト手段を提供する。 - 特許庁

The sampling circuit 4 samples a demodulated waveform, in accordance with the clock signal added by this manner.例文帳に追加

サンプリング回路４は、このようにして加算されたクロック信号に従って復調波形のサンプリングを行う。 - 特許庁

This surface potential detection device comprises a sampling circuit 9 for sampling alternating voltage generated from a detection electrode 5 with a sampling signal of frequency much higher than the frequency of the voltage, and a peak detection circuit 10 for detecting a peak of the sampled signal and every pulse of an oscillator driving signal from a vibrator driving circuit 2.例文帳に追加

検出電極５から生ずる交流電圧をその周波数よりはるかに高い周波数のサンプリング信号にてサンプリングするサンプリング回路９と、そのサンプリングされた信号のピークを、振動子駆動回路２からの振動子駆動信号の各パルスごとに検出するピーク検出回路１０とを備える。 - 特許庁

To provide a performance monitor circuit capable of specifying a sampling interval by clock cycle and a method thereof.例文帳に追加

サンプリング間隔をクロック・サイクル単位で指定できる性能モニタ回路及びその方法を提供する。 - 特許庁

The microcomputer 10 is structured to include a drive circuit 11, a sampling/detection circuit 12, a timer 13, a system clock generation circuit 14, a CPU 15, a ROM 16 and a RAM 17.例文帳に追加

マイクロコンピュータ１０は、駆動回路１１、サンプリング／検出回路１２、タイマー１３、システムクロック発生回路１４、ＣＰＵ１５、ＲＯＭ１６、ＲＡＭ１７を含んで構成される。 - 特許庁

A logical decision circuit consists of one sampling circuit 13a and a flip-flop 14a connected to the output terminal of the circuit 13a.例文帳に追加

一の標本化回路１３ａとこの標本化回路１３ａの出力端子に接続されたフリップフロップ１４ａとによって、論理判定回路が構成されている。 - 特許庁

To improve the degree of freedom of designing of a peripheral circuit such as a sampling circuit of an electrooptic device and to reduce the wiring resistance of the peripheral circuit.例文帳に追加

電気光学装置において、サンプリング回路などの周辺回路を設計する際の自由度を向上させたり、周辺回路の配線抵抗を低減させたりする。 - 特許庁

A CDR circuit 1 is equipped with a phase comparator 11, a CRF (Clock Recover Filter) circuit 12, a register & counter 13, a phase interpolator 14 (PI: Phase Interpolator), a clock selector 15, and a sampling circuit 16.例文帳に追加

CDR回路１は、位相比較器１１と、CRF（Clock Recover Filter）回路１２と、レジスタ＆カウンタ１３と、位相調整器１４（PI：Phase Interpolator）と、クロック選択器１５と、サンプリング回路１６とを有する。 - 特許庁

The platelet sampling circuit 2 is provided with a centrifuge 20, a first line 21 with a blood sampling needle 29, a second line 22, a third line 23, a plasma sampling bag 25, an air bag 27b, an intermediate bag 27a, a platelet sampling bag 26, a leukocyte removal filter 261 and a bag 28.例文帳に追加

血小板採取回路２は、遠心分離器２０、採血針２９を有する第１のライン２１、第２のライン２２、第３のライン２３、血漿採取バッグ２５、エアーバッグ２７ｂ、中間バッグ２７ａ、血小板採取バッグ２６、白血球除去フィルター２６１およびバッグ２８を備えている。 - 特許庁

A horizontal drive circuit 17 successively generates a sampling pulse which is not overlapped to sampling switches 23 connected to the same video line 25 successively generates an overlapped sampling pulse to adjacent sampling switches 23, drives each switch, and successively writes a video signal on the pixel 11 of a selected row.例文帳に追加

水平駆動回路１７は、同一の映像ライン２５に接続されたサンプリングスイッチ２３に対してはオーバーラップさせず、隣接するサンプリングスイッチ２３に対してはオーバーラップさせたサンプリングパルスを順次発生して各スイッチを駆動し、選択された行の画素１１に順次映像信号を書き込む。 - 特許庁

In a sampling mixer circuit 30 of an under-sampling method, the on/off-turning of an amplification operation of an amplifying part 321 is controlled by connecting an input terminal and a connection terminal of the amplifying part 321 for a non-sampling period according to control signals S1 and S2 being sampling pulse signals.例文帳に追加

アンダーサンプリング方式のサンプリングミキサ回路３０において、サンプリングパルス信号である制御信号Ｓ１，Ｓ２に従って、非サンプリング期間の間、増幅部３２１の入力端子と接続端子との間が接続されることで増幅部３２１の増幅動作のＯＮ／ＯＦＦが制御される。 - 特許庁

The blood component sampling circuit 2 is equipped with a centrifuge 20, a first line 21 having a blood sampling needle 29, a second line 22, a third line 23, a plasma sampling bag 25, an air bag 27b, an intermediate bag 27a, a thrombocyte sampling bag 26, a white cell removing filter 261 and a bag 28.例文帳に追加

血液成分採取回路２は、遠心分離器２０、採血針２９を有する第１のライン２１、第２のライン２２、第３のライン２３、血漿採取バッグ２５、エアーバッグ２７ｂ、中間バッグ２７ａ、血小板採取バッグ２６、白血球除去フィルター２６１およびバッグ２８を備えている。 - 特許庁

The blood component sampling circuit 2 is equipped with a centrifugal machine 20, a first line 21 with a blood sampling needle 29, a second line 22, a third line 23, the blood plasma sampling bag 25, an air bag 27b, an intermediate bag 27a, a blood platelet sampling bag 26, a white blood cell removing filter 261, and a bag 28.例文帳に追加

血液成分採取回路２は、遠心分離器２０、採血針２９を有する第１のライン２１、第２のライン２２、第３のライン２３、血漿採取バッグ２５、エアーバッグ２７ｂ、中間バッグ２７ａ、血小板採取バッグ２６、白血球除去フィルター２６１およびバッグ２８を備えている。 - 特許庁

The blood component sampling circuit 2 comprises a centrifuge 20, a first line 21 having a blood sampling needle 29, a second line 22, a third line 23, a plasma sampling bag 25, an air bag 27b, an intermediate bag 27a, a platelet sampling bag 26, a leukocyte filter 261 and a bag 28.例文帳に追加

血液成分採取回路２は、遠心分離器２０、採血針２９を有する第１のライン２１、第２のライン２２、第３のライン２３、血漿採取バッグ２５、エアーバッグ２７ｂ、中間バッグ２７ａ、血小板採取バッグ２６、白血球除去フィルター２６１およびバッグ２８を備えている。 - 特許庁

The peak value of the detection signal is easily detected by a control signal for the pulse signal in the sampling circuit 31, since the pulse signal after distributed from the XYZ-axis switching circuit 21 serves as the control signal for the switching circuit 24 and the control signal for the sampling circuit 31.例文帳に追加

ＸＹＺ軸切替回路２１から分配された後のパルス信号がスイッチング回路２４の制御信号およびサンプリング回路３１の制御信号となるので、サンプリング回路３１においてパルス信号の制御信号により検知信号のピーク値を容易に検出することができる。 - 特許庁

The discrete time amplifier circuit and the AD converter are provided with a switched-capacitor common-mode feedback (CMFB) circuit 2 capable of detecting and feeding back the output common-mode voltage at every sampling in the case that the circuit operates at double sampling timing (the circuit operates by every half period).例文帳に追加

本発明の離散時間型増幅回路及びＡＤ変換器は、ダブルサンプリングタイミング（１／２周期毎に回路を動作）で動作する場合に、各サンプリング毎に出力コモンモード電圧を検出してフィードバックできるスイッチト・キャパシタ型のコモンモードフィードバック（ＣＭＦＢ）回路を設けている。 - 特許庁

This is a stepped dimming ballast which comprises a filter/rectifier circuit 1, a DC high voltage stabilizing circuit 2, a frequency control/switching circuit 3, a load current feedback circuit 5, and a voltage signal processing circuit 6, a voltage signal sampling circuit 7.例文帳に追加

フィルタ・整流回路１と、ＤＣ高電圧安定化回路２と、周波数制御・スイッチ回路３と、負荷電流フィードバック回路５と、電圧信号処理回路６と、電圧信号サンプリング回路７と、を含む段階的な調光安定器である。 - 特許庁

A phase determining part 60 in a signal processing circuit 1 makes a clock generator 20 generate sampling clocks C0 to Cn with different phases and sequentially gives the sampling clocks C0 to Cn to an analog-digital converter 10.例文帳に追加

信号処理回路1内の位相決定部60は、クロック発生器20に位相の異なるサンプリングクロックC0〜Cnを発生させてアナログ-デジタル変換器10に順次与える。 - 特許庁

The sampling point sets a sampling point at a zero-cross point of an unnecessary signal that appears in a frequency band of 2fd due to the synchronous detection performed by the synchronous detection circuit.例文帳に追加

サンプリング点調整回路は、同期検波回路による同期検波により２ｆｄの周波数帯域に現れる不要信号のゼロクロス点に、サンプリング点を設定する。 - 特許庁

The phase correction signal S1 is full-wave rectified by a full-wave rectifier 21, and the resulting output is put in a sampling circuit 23 to extract the amplitude value with the sampling pulse Sp.例文帳に追加

位相補正信号Ｓ１を全波整流器２１により全波整流した出力をサンプリング回路２３に入れて、サンプリングパルスＳｐによりその振幅値を抽出する。 - 特許庁

A sample hold circuit comprises an operational amplifier OP1, a switch element SS for sampling, a capacitor for sampling, a switch element for feedback, and a switch element SA for flip-around.例文帳に追加

サンプルホールド回路は演算増幅器ＯＰ１とサンプリング用スイッチ素子ＳＳとサンプリング用キャパシタと帰還用スイッチ素子とフリップアラウンド用スイッチ素子ＳＡを含む。 - 特許庁

A data line driving circuit is equipped with 3-stage shift register unit circuits Ai1-Ai3, a 1st sampling signal generation means 510 and a 2nd sampling signal generation means 520.例文帳に追加

データ線駆動回路は、３段のシフトレジスタ単位回路Ａｉ１〜Ａｉ３と、第１のサンプリング信号生成手段５１０と、第２のサンプリング信号生成手段５２０と、を備える。 - 特許庁

To provide a sampling circuit of a semiconductor device which allows a sampling operation to be carried out after increasing the pulse width of an input digital signal.例文帳に追加

入力されるデジタル信号のパルス幅を拡張させた後、サンプリング動作が行われるようにすることができる半導体装置のサンプリング回路を提供すること。 - 特許庁

A controller 209 includes a feedback sampling signal generator 221 for generating a feedback sampling signal 227 coupled to be received by a feedback sensor circuit.例文帳に追加

コントローラ２０９は、フィードバックセンサ回路によって受けられるために結合されたフィードバックサンプリング信号２２７を生成するためフィードバックサンプリング信号発生器２２１を含む。 - 特許庁

A data line driving signal 180 generates the sampling period signal shorter than the period corresponding to the data length of the phase expansion signals and supplies the signal to a sampling circuit 108.例文帳に追加

データ線駆動回路１８０は、相展開信号のデータ長に相当する期間よりも短いサンプリング期間信号を生成して、サンプリング回路１０６に供給する。 - 特許庁

A data line drive circuit 140 generates a sampling control signal for sampling the image signals VID1-VID6 using a clock CLK and an enable signal ENB.例文帳に追加

データ線駆動回路１４０は、クロックＣＬＫ及びイネーブル信号ＥＮＢを用いて画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングするためのサンプリング制御信号を発生する。 - 特許庁

A sampling circuit including a correlation double sampling(CDS) 402 and a programmable gain amplifier (450) samples an image input signal and a video input signal.例文帳に追加

相関２重標本化器（ＣＤＳ）（４０２）及びプログラマブル利得増幅器（４５０）を含む標本化回路が、画像入力信号及びビデオ入力信号を標本化する。 - 特許庁

Then, since the sampling signal E is supplied periodically from a sampling signal generation circuit 13 to the fuse trimming latch circuits 11(a-n), the trimming data are re-held periodically.例文帳に追加

そして、サンプリング信号発生回路１３からヒューズトリミングラッチ回路１１にサンプリング信号Ｅが周期的に供給するので、トリミングデータが定期的に保持し直される。 - 特許庁

The interpolation circuit 14 performs down conversion while matching the sampling rate of a G signal with that of R and B signals so that the sampling rates of all the colors, R, G, B become uniform.例文帳に追加

補間回路１４は、Ｇ信号のサンプリングレートをＲ信号及びＢ信号に合わせてダウンコンバートすることにより、Ｒ，Ｇ，Ｂ全ての色のサンプリングレートを均一にする。 - 特許庁

To reduce the light leak current generated in a sampling switch constituting a sample holder circuit and the coupling capacity generated between electrodes in the sampling switch.例文帳に追加

例えば、サンプルホルダー回路を構成するサンプリングスイッチに発生する光リール電流、及び該サンプリングスイッチが有する電極間に生じる結合容量を低減する。 - 特許庁

Clocks generated in a clock generating circuit 11 are inputted to the analog-to-digital converting circuit 15 as sampling clocks and analog-to-digital conversions are performed for every sampling clock in the circuit 15 and the converted digital signal is outputted to a memory 16 to be stored.例文帳に追加

アナログ−ディジタル変換回路１５にはクロック発生回路１１で生成したクロックがサンプリングクロックとして入力され、サンプリングクロック毎にアナログ−ディジタル変換が行われ、変換されたディジタル信号は、メモリ１６に出力され、記憶される。 - 特許庁

To reduce jitter caused by an asynchronous sampling transmission method for sampling and transmitting a signal at a clock higher rate than the signal speed, in a receiving circuit for a digital signal, and to provide a receiving apparatus which uses the receiving circuit.例文帳に追加

デジタル信号の受信回路及びこれを用いた受信装置において信号速度より高速なクロックで信号をサンプルして伝送する非同期サンプリング伝送方法によって生じるジッタを低減させる。 - 特許庁

A vertical synchronizing signal sampling circuit 11 samples the vertical synchronizing signal VD with 0 and 1/2 phases of the horizontal synchronizing signal HD and a vertical synchronizing signal sampling circuit 12 samples it with 1/4 and 3/4 phases.例文帳に追加

垂直同期信号サンプリング回路１１は、垂直同期信号ＶＤを水平同期信号ＨＤの０と１／２の位相で、垂直同期信号サンプリング回路１２は、１／４と３／４の位相でサンプリングする。 - 特許庁

The trace back control circuit has the memory for recording data being divided into a plurality of memory regions, and a sampling control circuit for successively recording data into each memory region at a specific sampling period.例文帳に追加

本発明は、複数のメモリ領域に分割されたデータ記録用メモリと、各メモリ領域にデータを所定のサンプリング周期で順次記録するサンプリング制御回路とを備えたトレースバック制御回路に関する。 - 特許庁

A sampling pulse (b) is generated from a sampling pulse generating circuit 12 by each half period of a driving signal (a), so that a delay signal (c) having the phase delay of 180° is generated from a delay memory circuit 13 to the signal (a).例文帳に追加

駆動信号ａの半周期毎にサンプリングパルス発生回路１２からサンプリングパルスｂを発生して遅延メモリ回路１３から駆動信号ａに対して１８０°の位相遅れを持った遅延信号ｃを発生する。 - 特許庁

The modem 18 also incorporates a circuit 34, which detects the synchronizing sequence and the circuit 34 incorporates an integer number S (≥2) of sampling circuits 38 and 40.例文帳に追加

このモデムは同期シーケンスを検出する回路３４を含み、回路３４は２以上の整数Ｓ個のサンプリング回路３８、４０を含む。 - 特許庁

An RF signal received in a GPS reception device is amplified in an LNA circuit 21, and then it is supplied to a sampling mixer circuit.例文帳に追加

ＧＰＳ受信装置において、受信されたＲＦ信号は、ＬＮＡ回路２１にて増幅された後、サンプリングミキサ回路に供給される。 - 特許庁

To provide an amplification circuit which is capable of high-speed operation by reducing load capacitance of an amplifier during sampling, and an amplification circuit device employing the same.例文帳に追加

サンプル時の増幅器の負荷容量を低減し、高速動作が可能な増幅回路及びそれを用いた増幅回路装置を提供する。 - 特許庁

An over-sampling circuit 42 performs over-sampling of a received signal in a frequency P-times as high as a transmission frequency (P is a natural number of ≥2), makes a binary decision on data at each sampling point as a first value or second value and sequentially outputs the data.例文帳に追加

オーバーサンプリング回路４２は、送信周波数のＰ倍（Ｐは２以上の自然数）の周波数で受信信号をオーバーサンプリングし、各サンプリング点のデータを第１の値または第２の値にバイナリ判定して順次出力する。 - 特許庁

To provide a sampling circuit capable of quickly reaching at target sampling voltage in the case of performing sampling operation dividedly in a plurality of periods which are intermittently set.例文帳に追加

アナログ電圧信号に関するサンプリング回路において、電圧をサンプリングするコンデンサの充電を、複数のサンプリング期間にて間欠的に行うと、合間のリーク電流による放電により、コンデンサの充電が平衡状態に達しない。 - 特許庁

The deviation circuit 2 receives the continuous input signals and the time signal, generates a sampling pulse based on the time signal to sample the input signals per sampling cycle, and computes a difference of sampled values per sampling cycle.例文帳に追加

偏差回路２は、連続した入力信号と時間信号とを受信し、該時間信号を基にサンプリングパルスを生成してサンプリング周期毎に前記入力信号を標本化し、サンプリング周期毎の標本値の差分を演算する。 - 特許庁

Since the output of a sampling latch circuit 13 is set to fixed logic during a sampling period and the through current is made not to flow from a power source voltage terminal VDD to a ground terminal VSS during the sampling period, power consumption is reduced.例文帳に追加

サンプリング期間中は、サンプリングラッチ回路１３の出力を固定の論理に設定するため、サンプリング期間中に電源電圧端子ＶDDから接地端子ＶSSに貫通電流が流れなくなり、消費電力の低減が図れる。 - 特許庁

To reduce the current consumption by a bias current of an operational amplifier included in a sampling and holding operation system of a two-system sampling and holding circuit which alternately performs the sampling and holding operation and the output operation for every one horizontal period.例文帳に追加

１水平期間ごとにサンプル・ホールド動作と出力動作を交互に行う２系統のサンプル・ホールド回路のうちサンプル・ホールド動作中の系統に含まれる演算増幅器のバイアス電流による消費電流を低減する。 - 特許庁

The demodulation circuit 3A has a second synchronizing circuit (DLL) 30, a clock selector circuit (SEL) 25, a sampling register (Sampler) 28, an alignment calculation circuit (calculator) 40, a decoder circuit (Decoder) 50 and a local buffer (BUF).例文帳に追加

復調回路３Ａは、第２の同期回路（ＤＬＬ）３０とクロック選択回路（ＳＥＬ）２５とサンプリングレジスタ（Ｓａｍｐｌｅｒ）２８とアライメント計算回路（Ｃａｌｉｃｕｌａｔｏｒ）４０と復号回路（Ｄｅｃｏｄｅｒ）５０とローカルバッファ（ＢＵＦ）とを有する。 - 特許庁