「sampling gate」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Since a sampling transistor 125 is turned off, in an interval period between each threshold correction operation of the threshold correction splitting processing within 1H, a source potential Vs_121 rises, while a voltage Vgs between a gate and a source is fixed.例文帳に追加

１Ｈ内閾値補正分割処理の各閾値補正動作の間の間隔期間はサンプリングトランジスタ１２５がオフしているので、ゲート・ソース間電圧Ｖgsが一定のままソース電位Ｖｓ_121が上昇する。 - 特許庁

A switching transistor Tr2 is turned on in response to a control signal AZ2 supplied from a scanning line AZ2 prior to a sampling period and sets the gate G of a driving transistor Trd to a potential Vofs.例文帳に追加

スイッチングトランジスタＴｒ２は、サンプリング期間に先立ち走査線ＡＺ２から供給される制御信号ＡＺ２に応じオンして駆動トランジスタＴｒｄのゲートＧを電位Ｖｏｆｓに設定する。 - 特許庁

In a sampling transistor Tr1, when a gate is selected by a scanning line WS, a line between a source and a drain becomes conductive and a signal Vsig from a signal line DL is sampled and held in a holding capacitance C1.例文帳に追加

サンプリングトランジスタＴｒ１は、ゲートが走査線ＷＳによって選択された時ソース／ドレイン間が導通して信号線ＤＬから信号Ｖｓｉｇをサンプリングして保持容量Ｃ１に保持する。 - 特許庁

Upon writing a video signal voltage, the sampling transistor and the auxiliary switch element are conducted to input the video signal voltage applied to a signal line into the gate of the driving transistor.例文帳に追加

そして、映像信号電圧の書込のときは、サンプリングトランジスタ及び補助スイッチ素子を導通させて、信号線に与えられている映像信号電圧を駆動トランジスタのゲートに入力させる。 - 特許庁

A sampling transistor Tr1 has its source and drain electrically connected when the gate is selected through a scanning line WS and samples a signal Vsig from a signal line DL to hold it in a hold capacitor C1.例文帳に追加

サンプリングトランジスタＴｒ１は、ゲートが走査線ＷＳによって選択された時ソース／ドレイン間が導通して信号線ＤＬから信号Ｖｓｉｇをサンプリングして保持容量Ｃ１に保持する。 - 特許庁

Subsequently, when the icon display-drag area A221 is dragged by a finger F, a position of a Doppler sampling gate G of a displayed image P in an ultrasonic image area A1 is moved according to a direction of drag in a device side.例文帳に追加

次いでアイコン表示・ドラッグエリアＡ２２１が指Ｆでドラッグされると、装置側では、ドラッグ方向に応じて超音波画像領域Ａ１の表示画像Ｐのドップラ・サンプリングゲートＧの位置を移動させる。 - 特許庁

Signal light peak power is calculated from the bit rate of signal light to be measured, the average input power measured by the input power measuring part and signal light pulsewidth, and light noise power of the signal light is calculated from signal light peak power, sampling gate width and optical filter bandwidth of the optical sampling monitor, and the calculated Q_opt value.例文帳に追加

被測定信号光のビットレートと、入力パワー測定部が測定した平均入力パワーと、信号光パルス幅とから信号光ピークパワーを算出し、信号光ピークパワーと、光サンプリングモニタのサンプリングゲート幅および光フィルタ帯域幅と、算出されたＱ_ｏｐｔ値とから信号光の光ノイズパワーを算出する。 - 特許庁

A sampling transistor Tr1 takes in the prescribed potential from the signal line SL to apply it on a gate of the drive transistor Trd, and switches off the light emitting element EL to switch over from the light emitting period to the non-light emitting period.例文帳に追加

サンプリングトランジスタＴｒ１は、信号線ＳＬから所定電位を取り込んでドライブトランジスタＴｒｄのゲートに印加し、発光素子ＥＬを消灯して発光期間から非発光期間への切り換えを行う。 - 特許庁

A main scanner 104 brings the sampling transistor 3A into conduction in second timing to apply a reference potential from the signal line DTL101 to a gate (g) of the drive transistor 3B, and sets a source (s) at the second potential.例文帳に追加

主スキャナ１０４は、第２タイミングでサンプリング用トランジスタ３Ａを導通させて、信号線ＤＴＬ１０１から基準電位を駆動用トランジスタ３Ｂのゲートｇに印加するとともに、ソースｓを第２電位にセットする。 - 特許庁

By a prepit gate producing device 14, the phase data e are corrected with delay phase data obtained by multiplying the frequency data f by the data showing the specified signal delay times of an A/D converter 7 and the BPF 9, then, on the basis of these phase data after correction, the gate signal c for sampling the prepit signal is produced.例文帳に追加

プリピットゲート生成器１４は、周波数データｆに、Ａ／Ｄ変換器７及びＢＰＦ９の一定の信号遅延時間を示すデータを乗算して得た遅延位相データで、位相データｅを補正し、この補正後の位相データに基づいてプリピット信号を抜き取るためのゲート信号ｃを生成する。 - 特許庁

The negative feedback means consists of a switching transistor T5 connected between the current end D of the drive transistor T1 and the connection point A of the sampling transistor T4 and conducts according to the control signal applied to its gate during the correction period, thereby electrically connecting the current end D of the drive transistor T1 to the connection point A of the sampling transistor T4.例文帳に追加

この負帰還手段は、ドライブトランジスタＴ１の電流端Ｄと、サンプリングトランジスタＴ４の接続点Ａとの間に接続したスイッチングトランジスタＴ５からなり、補正期間中そのゲートに印加される制御信号に応じて導通し、以ってドライブトランジスタＴ１の電流端Ｄを、サンプリングトランジスタＴ４の接続点Ａに対して電気的に接続する。 - 特許庁

A gate processing part 24 selects detection data possibly having a correlation with the track of the target on the basis of the prediction information calculated before one sampling time from a delay circuit 27, the detection data and the present moving state of the target.例文帳に追加

ゲート処理部２４は、遅延回路２７からの1サンプリング時刻前に算出した予測情報と探知データと目標の現在の運動状態とを基に目標の航跡と相関の可能性がある探知データを選択する。 - 特許庁

To solve the problem that it takes time to seek an objective track since the phase relation between a gate signal for sampling a prepit and a prepit signal is deviated from the setting state until the time a spindle motor just after starting seeking is settled to a prescribed linear velocity.例文帳に追加

シーク開始直後のスピンドルモータが所定の線速度に整定するまでは、プリピットの抜き取り用ゲート信号とプリピット信号との位相関係は、設定状態からずれるため、目標とするトラックをシークするのに時間がかかる。 - 特許庁

The gate voltage of the drive transistor is temporality reduced by applying the second driving voltage, and the drain-source voltage of the sampling transistor is reduced when the signal line has the threshold correction reference voltage, and accordingly, the leakage current is suppressed.例文帳に追加

第２の駆動電圧によって、駆動トランジスタのゲート電圧を一時的に下げ、信号線が閾値補正基準電圧となっているときの、サンプリングトランジスタのドレイン・ソース間電圧を小さくすることで、リーク電流を抑制する。 - 特許庁

The sampling transistor 31 corrects the mobility of the driving transistor 32 by supplying a video signal of a first signal potential Vsig1 to the gate of the driving transistor 32, then supplies a video signal of a second signal potential Vsig2 higher in potential than the first signal potential Vsig1 to the gate of the driving transistor 32.例文帳に追加

サンプリング用トランジスタ３１が、駆動用トランジスタ３２のゲートに第１の信号電位Ｖｓｉｇ１の映像信号を供給することにより、駆動用トランジスタ３２の移動度を補正し、その後、第１の信号電位Ｖｓｉｇ１より高電位の第２の信号電位Ｖｓｉｇ２の映像信号を、駆動用トランジスタ３２のゲートに供給する。 - 特許庁

The scanning circuit 130 successively outputs pulses synchronizing with the clock signals ϕ1 and ϕ2 whose waveforms are shaped to output terminals O1 and O2-On, and impresses the pulses through a buffer array 120 to the gate of each pixel switch TFT112 as sampling pulses S1-Sn.例文帳に追加

走査回路１３０は、出力端子Ｏ１，Ｏ２〜Ｏｎに、波形整形されたクロック信号φ１，φ２に同期したパルスを順次出力し、バッファアレイ１２０を介して各画素スイッチＴＦＴ１１２のゲートにサンプリングパルスＳ１〜Ｓｎとして印加する。 - 特許庁

Dummy switches 10 and 12 have a source terminal and a drain terminal connected to the path connecting the operational amplifier OP and the sampling capacitors C1 and C2, and regulates the common mode voltage of the differential input voltage for the operational amplifier OP by the capacitance between gate and channel.例文帳に追加

ダミースイッチ１０、１２は、オペアンプＯＰとサンプリング容量Ｃ１、Ｃ２とを結ぶ経路にソース端子およびドレイン端子が接続され、ゲート−チャンネル間容量により、オペアンプＯＰに対する差動入力電圧のコモンモード電圧を調整する。 - 特許庁

Before entering correction operation just after reverse bias operation, the sampling transistor T1 is switched on in a time band where the signal line WS is the reference potential Vofs, and the display executes initialization operation making a gate G of the drive transistor T2 the reference potential Vofs.例文帳に追加

逆バイアス動作の直後で補正動作に入る前に、信号線ＷＳが基準電位Ｖｏｆｓにある時間帯で、サンプリング用トランジスタＴ１をオンし駆動用トランジスタＴ２のゲートＧを基準電位Ｖｏｆｓにする初期化動作を行う。 - 特許庁

To provide a sampling frequency conversion circuit without using an FPGA(field programmable gate array) though the FPGA of a high integrated degree for facilitating logic change is conventionally required for each system since the conversion ratio is different by an applied system.例文帳に追加

標本化周波数変換回路では、その変換比率が適用システムにより異なるため、システム毎に高集積度で論理変更が容易なＦＰＧＡが必要とされていたが、ＦＰＧＡを用いることなく標本化周波数変換回路を実現する事を目的する。 - 特許庁

The transistor T2 operates on/off according to a control signal applied to a scanning line WSn-k which is temporally preceding to the current line and preliminarily sets the gate of the drive transistor Td at a reference potential prior to sampling the video signal.例文帳に追加

このトランジスタＴ２は、当該行よりも時間的に先行する行の走査線ＷＳｎ−ｋに印加される制御信号によってオンオフ動作して、映像信号のサンプリングに先立ってドライブトランジスタＴｄのゲートをあらかじめ基準の電位に設定する。 - 特許庁

A shift register constituting a digital filter 14 executes sampling processing for an input signal inputted from an external terminal 13 and inputs its processed result, an output signal from the shift register, to a gate circuit constituting the digital filter 14.例文帳に追加

外部端子１３から入力される入力信号に対して、クロック信号ＣＬＫに基づいて、デジタルフィルタ１４を構成するシフトレジスタにてサンプリング処理を行い、その結果であるシフトレジスタの出力信号を、デジタルフィルタ１４を構成するゲート回路に入力する。 - 特許庁

A sampling transistor 115 writes a signal Vsig inputted from a signal line DTL101 directly to the hold capacitor C111 not through coupling between the additional hold capacity C112 and a capacitor component including the gate capacitance of the drive transistor 111.例文帳に追加

サンプリングトランジスタ１１５は、信号線ＤＴＬ１０１から入力された信号Ｖｓｉｇを、追加保持容量Ｃ１１２及びドライブトランジスタ１１１のゲート容量を含む容量成分との結合を介することなく、直接保持容量Ｃ１１１に書き込む。 - 特許庁

The control signal is constituted by synthesis of an input signal and sampling threshold voltage, the control signal is constituted by synthesis of control circuit voltage and reference voltage, and voltage between a gate and a source is constituted based on difference voltage between the control signal and the input signal.例文帳に追加

制御信号は入力信号とサンプリング閾値電圧との合成で構成され、制御信号は制御回路電圧と基準電圧との合成で構成され、及びゲート・ソース間の電圧は制御信号と入力信号との差電圧で構成される。 - 特許庁

In the sample holding circuit 2, the input control of an analog signal from an input end 14 is performed, and a transmission gate comprising an NMOS transistor QN and a PMOS transistor QP enlarging threshold values respectively is used to a switch circuit 11 used for performing sampling control.例文帳に追加

サンプルホールド回路２において、入力端１４からのアナログ信号の入力制御を行ってサンプリング制御を行うために使用するスイッチ回路１１に、しきい値をそれぞれ大きくしたＮＭＯＳトランジスタＱＮ及びＰＭＯＳトランジスタＱＰからなるトランスミッションゲートを使用した。 - 特許庁

A controller is provided for imparting an operation command to the driving motor for adjusting a rotating speed of the screw 15 so as to be capable of sampling the sample of a desired quantity of aggregate 2a in a time required for rough weighing of the aggregate 2a input from the storage bottle 3 in the weighing gate 19.例文帳に追加

計量ゲート１９にて貯蔵ビン３より投入される骨材２ａの粗計量に要する時間内で所望量の骨材２ａの試料を採取できるようスクリュー１５の回転数を調整する運転指令を駆動モータへ与える制御器を備える。 - 特許庁

While inputting the aggregate 2a to the weighing hopper 6 from the storage bottle 3 by operating the weighing gate 19 for opening, a part of the successively dropping aggregate 2a is continuously received to the receiving port 13 of the sampling device body 11, and is collected as the sample of the aggregate 2a from the discharge port.例文帳に追加

計量ゲート１９を開操作して貯蔵ビン３より骨材２ａを計量ホッパ６に投入する間、順次落下する骨材２ａの一部を連続的にサンプリング装置本体１１の受入口１３へ受け入れて排出口より骨材２ａの試料として回収させる。 - 特許庁

When the scanning signal varies from the high level to the low level thereafter, driving switches 21a and 21b turn on and the signal voltage held by the sampling capacitor 5 is applied as a bias voltage between the source and gate of the driving TFT 7, which turns on, so that an organic LED 9 illuminates.例文帳に追加

その後走査信号がハイレベルからローレベルになると各駆動スイッチ２１ａ、２１ｂが導通し駆動ＴＦＴ７のソース・ゲート間にサンプリング容量５に保持された信号電圧がそのままバイアス電圧として印加され、駆動ＴＦＴ７が導通し、有機ＬＥＤ９が発光する。 - 特許庁

When delay time in the current detection system is adjusted, sampling timing is defined as the delay time when the absolute value of a deviation between the current value detected at the mountain peak of the carrier wave in the operation state by the gate signal of which ON/OFF ratio is 50 percent and the current value detected at the valley peak is minimized.例文帳に追加

電流検出系の遅れ時間調整には、５０％のオン・オフ割合にしたゲート信号による運転状態での搬送波の山頂点で検出した電流値と谷頂点で検出した電流値の偏差の絶対値が最小になる遅れ時間をサンプリングタイミングとする。 - 特許庁

To provide an optical sensor circuit etc., that properly uses a removal technology for the fixed pattern noise of pixels caused by correlative double sampling by eliminating an influence of an electric charge overflow from below the gate of a MOS transistor for a dark output during high-luminance photography on the dark output when the MOS type transistor is turned off.例文帳に追加

高輝度撮影時での暗出力用ＭＯＳ型トランジスタのオフ時のゲート下の電荷溢れが暗出力に影響を与えないようにし、相関二重サンプリングによる画素の固定パターンノイズの除去技術の利用を適切に行う光センサ回路等を提供する。 - 特許庁

In order to input an image signal voltage to a pixel circuit and execute mobility correction of a drive transistor, while the voltage on signal line is at an intermediate voltage, sampling transistor is controlled to raise the gate voltage of the drive transistor to a level lower than the intermediate voltage (LT4).例文帳に追加

画素回路への映像信号電圧の入力と駆動トランジスタの移動度補正を実行させるため、信号線電圧が中間電圧とされている際にサンプリングトランジスタを制御して、駆動トランジスタのゲート電圧が、中間電圧に達しないレベルにまで上昇させる（ＬＴ４）。 - 特許庁

A high-speed A/D converting device 8 detects three-phase gate signals Pu, Pv, Pw output from a voltage command PWM modulation device 3 and current response values IuRes, IvRes, IwRes conducted to the synchronous machine 5 by a sampling frequency higher than a switching frequency of a reverse converter 4.例文帳に追加

高速Ａ／Ｄ変換手段８で、電圧指令ＰＷＭ変調手段３から出力される３相ゲート信号Ｐｕ、Ｐｖ、Ｐｗと、同期機５に導通される電流応答値ＩｕＲｅｓ、ＩｖＲｅｓ、ＩｗＲｅｓを、逆変換器４のスイッチング周波数よりも高いサンプリング周波数にて検出する。 - 特許庁

The sampling transistor Tr1 is turned on while the switching transistor Tr2 is turned on to receive and apply an off voltage from a signal line to the gate G of the drive transistor Trd and thus turn it off, thereby inhibiting the through current from flowing from a power source Vdd to the fixed potential Vss.例文帳に追加

サンプリング用トランジスタＴｒ１は、スイッチングトランジスタＴｒ２がオンするときに合わせてオンし、信号線ＳＬからオフ電圧を取り込んで駆動用トランジスタＴｒｄのゲートＧに印加してこれをオフし、以って電源Ｖｄｄから固定電位Ｖｓｓに向かって貫通電流が流れないようにする。 - 特許庁

To provide a display device which can suppress a change due to leakage of a gate potential of an output transistor even during a sampling period of another circuit, can obtain a uniform current source free of a variation in the current value of an output stage, and can display a high-grade image free of the occurrence of luminance unevenness, and also provide a pixel circuit.例文帳に追加

他の回路のサンプリング期間も、出力トランジスタのゲート電位のリークによる変化を抑えることが可能で、出力段の電流値バラツキのない、均一な電流源を得ることができ、輝度むらが発生しない高品位な画像を表示することが可能な表示装置および画素回路を提供する。 - 特許庁

A scanner for control 104 makes a sampling transistor Trs conductive in a time band, when a signal line DTL1 is on a reference potential and applies the reference potential on a gate g of a driving transistor Trd, and sets low potential to a source s of the drive transistor Trd from a supply line DSL1.例文帳に追加

制御用スキャナ１０４は、信号線ＤＴＬ１が基準電位にある時間帯でサンプリング用トランジスタＴｒｓを導通させ、駆動用トランジスタＴｒｄのゲートｇに基準電位を印加するとともに、給電線ＤＳＬ１から低電位を駆動用トランジスタＴｒｄのソースｓにセットする。 - 特許庁

The pixel circuit 2 has a transistor Tr5 for compensation, operates in a compensation period set prior to a sampling period, energizes a capacity part Cs2, shields energization after resetting potential held by the capacity part Cs2 and detects potential difference which appears between a source S and a gate G of the drive transistor Tr2.例文帳に追加

画素回路２は補正用トランジスタＴｒ５を備えており、サンプリング期間に先行して設定された補正期間に動作し、容量部Ｃｓ２に通電して容量部Ｃｓ２が保持していた電位をリセットした後通電を遮断しドライブトランジスタＴｒ２のソースＳとゲートＧ間に現れる電位差を検出する。 - 特許庁

The pixel circuit 2 has a transistor Tr5 for compensation, operates in a compensation period set prior to a sampling period, energizes capacity parts Cs1, Cs2, shields energization after resetting potential held by the capacity parts and detects potential difference which appears between a source S and a gate G of the drive transistor Tr2.例文帳に追加

画素回路２は補正用トランジスタＴｒ５を備えており、サンプリング期間に先行して設定された補正期間に動作し、容量部Ｃｓ１，Ｃｓ２に通電して容量部が保持していた電位をリセットした後通電を遮断しドライブトランジスタＴｒ２のソースＳとゲートＧ間に現れる電位差を検出する。 - 特許庁

The sample-hold circuit includes: an operational amplifier; a sampling capacitor provided between an input node of the sample-hold circuit and a summing node that is a node of a first input terminal of the operational amplifier; and a feedback switch element provided between an output terminal and the summing node of the operation amplifier and constructed with a transfer gate.例文帳に追加

サンプルホールド回路は、演算増幅器と、サンプルホールド回路の入力ノードと演算増幅器の第１の入力端子のノードであるサミングノードとの間に設けられたサンプリング用キャパシタと、演算増幅器の出力端子とサミングノードとの間に設けられ、トランスファーゲートにより構成される帰還用スイッチ素子を含む。 - 特許庁

A mapping function of a one dimensional discrete-time dynamical system is synthesized by the nonlinear resistance circuit using floating gate MSFETS, as a relation between its terminal voltage and terminal current, and the terminal current value is successively fed back to the terminal voltage by a sampling and holding circuit for realizing a time delay, and thus discrete-time one dimensional mapping is realized.例文帳に追加

フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路により、その端子電圧と端子電流の関係として離散時間一次元力学系の写像関数を合成し、端子電流値を時間遅れを実現するサンプルアンドホールド回路により、端子電圧へと逐次帰還することにより、離散時間一次元写像を実現する。 - 特許庁

This optical pulse train 22 is injected in a second mode synchronous semiconductor laser 2, having a repeat frequency of 1/integer of the clock frequency of the optical pulse train 22 via an optical gate 3 and a dividing sampling clock optical pulse train 23, which is a synchronous clock optical pulse train of a repetition frequency of 1/integer of the clock frequency of the injected clock optical pulse train 22, is generated.例文帳に追加

この光パルス列をそのクロック周波数の整数分の１の繰り返し周波数を有する第２のモード同期半導体レーザ２に光ゲート３を経由して注入し、注入されたクロック光パルス列２２のクロック周波数の整数分の１の繰り返し周波数の同期クロック光パルスである分周抽出クロック光パルス列２３を発生する。 - 特許庁

In a drain driving circuit, horizontal scanning signals are selectively supplied to the gates of sampling transistors SP1, SP2, SP3,..., and drain signal lines 61 in which video signals are to be written are selected, by adding horizontal output enable signal ENBH in synchronization with the timing of horizontal scanning signals sequentially generated from an AND gate group 10, 11, 12, 13, 14.例文帳に追加

ドレイン駆動回路１００において、ＡＮＤゲート群１０，１１，１２，１３，１４から順次発生される水平走査信号のタイミングに合わせて水平出力イネーブル信号ＥＮＢＨを加えることにより、サンプリングトランジスタ群ＳＰ１，ＳＰ２，ＳＰ３…のゲートに水平走査信号を選択的に供給し、映像信号を書き込むべきドレイン信号線６１を選択する。 - 特許庁

To provide a display device capable of maintaining a drain voltage of an output transistor which functions as a constant current source even during a sampling term of other circuits constant, suppressing the change due to gate voltage leakage of the output transistor, obtaining a uniform current source without current value variations of the output step and displaying high quality picture producing no uneven luminance toward the scan end part.例文帳に追加

他の回路のサンプリング期間も、定電流源として機能する出力トランジスタのドレイン電位を一定に保つことができ、出力トランジスタのゲート電位のリークによる変化を抑えることが可能で、出力段の電流値バラツキのない、均一な電流源を得ることができ、スキャン終了部に向かって輝度むらが発生しない高品位な画像を表示することが可能な表示装置を提供する。 - 特許庁