「shared bus」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Bus functions are shared by the optical bus board and the electric bus board.例文帳に追加

光バスボードと電気バスボードによりバス機能を分担させることができる。 - 特許庁

Thus, the bus 10 is shared by the eight bus driver circuits 20.例文帳に追加

すなわち、バス１０は、８個のバスドライバ回路２０に共有されている。 - 特許庁

A shared memory interface 4 is interposed among a main bus B1 and an internal bus B2 and a shared memory 3.例文帳に追加

メインバスＢ１および内部バスＢ２と共有メモリ３との間に共有メモリインターフェイス４が介在する。 - 特許庁

An inter-node bus can be shared by plural nodes.例文帳に追加

ノード間バスは複数のノードにより共用され得る。 - 特許庁

METHOD FOR TESTING CIRCUIT USING SHARED BANDWIDTH TEST BUS例文帳に追加

共有帯域幅試験バスを用いた回路試験方法 - 特許庁

SHARED DEVICE AND MEMORY USING SPLIT BUS AND TIME SLOT INTERFACE BUS ARBITRATION例文帳に追加

スプリットバス及びタイムスロットインターフェースバス調停を用いる共有デバイス並びにメモリ - 特許庁

A shared memory interface 4 is interposed among the main bus B1 and the internal bus B2 and a shared memory 3 of a single port.例文帳に追加

メインバスＢ１および内部バスＢ２とシングルポートの共有メモリ３との間に共有メモリインターフェイス４が介在する。 - 特許庁

A plurality of bus masters P0 to PN-1, a bus controller 15 and an access target 3 are connected to a shared bus 1.例文帳に追加

共有バス１には、複数のバスマスタＰ０〜ＰＮ−１、バスコントローラ１５およびアクセスターゲット３を接続する。 - 特許庁

Also, if the signal (data) is one for accessing the shared memory, according to the decision results, the signal (data) is outputted to a common memory bus (common bus).例文帳に追加

また、前記判定結果が共有メモリに対するアクセスであれば、共通メモリバス(Common bus)に出力される。 - 特許庁

A shared memory 18 is accessed from a CPU or an image processing part 16 through a shared bus 12.例文帳に追加

共用メモリ１８は、共用バス１２を通じて、ＣＰＵや画像処理部１６からアクセスされる。 - 特許庁

To provide a bus access device for sharing a bus between a plurality of bus masters that can shorten bus latency time, bus idle time and bus arbitration time and reduce a shared buffer size.例文帳に追加

複数のバスマスタでバスを共有するバスアクセス装置に関するものであり、バス待ち時間、バス未使用時間およびバス調停時間の短縮、共有バッファサイズの削減を可能とする。 - 特許庁

The shared bus manages a request for access to an address space.例文帳に追加

共用バスは、アドレス空間へのアクセスに対する要求を管理する。 - 特許庁

KUMIYAMA EXPRESS (at that time, it shared management with Keihan Bus Hirakata Office, Keihan Bus Kyotanabe Office, Keihan Bus Rakunan Office, and Keihan Uji Bus Uji Office.) 例文帳に追加

KUMIYAMAEXPRESS（当時は京阪バス枚方営業所・京阪バス京田辺営業所・京阪バス洛南営業所・京阪宇治バス宇治営業所との共管） - Wikipedia日英京都関連文書対訳コーパス

ARBITRATION METHOD AND ARBITRATION DEVICE OF SHARED BUS USING URGENT CHANNEL例文帳に追加

緊急チャンネルを用いた共有バス仲裁方法及び仲裁装置 - 特許庁

SET UP OF SELECTIVE DESTINATION OF TRANSACTIONS TO DEVICES ON A SHARED BUS例文帳に追加

共用バス上の装置に対するトランザクションの選択的宛先設定 - 特許庁

Thereafter, a bus access control part 15 executes shared memory access processing.例文帳に追加

その後は、バスアクセス制御部１５が、共有メモリアクセス処理を実行する。 - 特許庁

To provide a bus arbiter and a bus controller which can improve the transfer efficiency of buses by suppressing the useless retry transaction of a shared bus.例文帳に追加

共有バスの無駄なリトライトランザクションを抑制し、バスの転送効率を向上させるバスアービタ及びバス制御装置を提供する。 - 特許庁

A bus controller 1 controls the handshake device 3 via the local bus in accordance with an access request of the master device coming from the shared bus.例文帳に追加

バスコントローラ１は、共有バスから到来するマスタデバイスのアクセス要求に従って、ローカルバスを介してハンドシェイクデバイス３を制御する。 - 特許庁

To reduce the erroneous detection of abnormality, which tends to frequently occur when utilizing a shared bus among plural devices on the shared bus of a computer, as much as possible.例文帳に追加

コンピュータの共有バス上の複数のデバイスが共有バスを利用する上で頻繁に発生しがちな異常の誤検出をできる限り少なくする。 - 特許庁

To avoid the transfer speed of a shared bus from becoming the bottleneck in processing.例文帳に追加

共有バスの転送速度が処理のボトルネックになることを回避すること。 - 特許庁

To prevent collision of data on a shared bus in switching a task.例文帳に追加

タスク切替時に共有バス上でデータの衝突が起きないようにする。 - 特許庁

An arbitration circuit 2 monitors the assert status of a bus request signal to be supplied from bus masters 3, 4 and 5 and a transfer status signal being one signal of a shared bus 8, and arbitrates a bus master using the shared bus 8 according to the assert circumstances.例文帳に追加

調停回路２はバスマスタ３，４，５から供給されるバス要求信号のアサート状態と、共有バス８の一信号である転送状態信号とを監視し、アサート状況に応じて共有バス８を使用するバスマスタの調停を行う。 - 特許庁

To ensure real time performance of use of a bus when the bus is shared by a plurality of IP cores, and to improve bus use efficiency.例文帳に追加

複数のＩＰコアによりバスが共用される場合におけるバスの使用のリアルタイム性を保証し、さらにバスの使用効率の向上を図る。 - 特許庁

Particularly, each of the input/output ports is comprised of a main bus to which a bus arbiter is connected, a sub-bus connected with said main bus via a shared memory, and the main bus of the first processor chip is connected with the sub-bus of the second processor chip.例文帳に追加

特に、前記入出力ポートを、バスアービターを接続したメインバスと、このメインバスと共有メモリを介して接続したサブバスとから構成し、前記第１のプロセッサチップのメインバスと前記第２のプロセッサチップのサブバスとを接続した。 - 特許庁

The processor system comprises a plurality of CPU modules connected to the shared bus, a shared memory connected to the shared bus 1 and shared by all of the CPU modules, and a timer interrupt generating unit for generating a timer interrupt signal to the plurality of the CPU modules.例文帳に追加

プロセッサシステムは、共有バスに接続される複数のCPUモジュールと、共有バス１に接続されて全てのCPUモジュールが共用する共有メモリと、複数のCPUモジュールへのタイマ割込信号を生成するタイマ割込生成ユニットとを備えている。 - 特許庁

To solve a problem where program execution time increases due to waiting time for shared bus access arbitration.例文帳に追加

共有バスのアクセス調停待ち時間により、プログラム実行時間が長くなる。 - 特許庁

The shared memory is accessed by the AP and the modem through a common bus.例文帳に追加

共有されたメモリは、共通バスを介してＡＰおよびモデムによってアクセスされる。 - 特許庁

The source bus lines 5 between the source bus lines 4 and 5 are shared by two active matrix substrates 7 and 8.例文帳に追加

そして、上記ソースバスライン４・５のうち、ソースバスライン５は、２つのアクティブマトリクス基板７・８によって共有されている。 - 特許庁

To speedily perform arbitrating processing of a bus concerning an information processor with which one bus is shared by plural nodes.例文帳に追加

複数のノードにより１つのバスを共用する情報処理装置において、バスの調停処理を迅速に行う。 - 特許庁

When receiving the signal for interrupting the access, the bus controller 1 notifies the shared bus of the finish of the access.例文帳に追加

バスコントローラ１は、上記アクセスを中断する信号を受けた時に、上記アクセスの終了を共有バスに通知する。 - 特許庁

Because of this operation, the capacity (A) of the shared bus bar 26 is so set that it is substantially equal to the maximum value of the capacity (A) of the bus bar 22 and the capacity (A) of the bus bar 24.例文帳に追加

この動作から、共有バスバー２６の容量（Ａ）をバスバー２２の容量（Ａ）とバスバー２４の容量（Ａ）の最大値に略等しく設定する。 - 特許庁

The device is address-designable within a logic network operable on a shared physical bus.例文帳に追加

装置は共有物理バス上で動作可能な論理ネットワーク内でアドレス指定可能である。 - 特許庁

A data bus 51 and an address 50 are shared by ROM 30 and RAM 40.例文帳に追加

ＲＯＭ３０とＲＡＭ４０とで、データバス５１およびアドレスバス５０を共通化する。 - 特許庁

A new seat design (shared with that of Keihan Bus) was adopted for the buses introduced in fiscal year 2005. 例文帳に追加

2005年度の新車からシートが新デザイン（京阪バスと共通のもの）に変更となった。 - Wikipedia日英京都関連文書対訳コーパス

Single-cluster shared processor bus provides fast interprocessor communications and data transfer. 例文帳に追加

単一クラスタの共用プロセッサ・バスは,高速のプロセッサ間通信およびデータ転送を提供する． - コンピューター用語辞典

A bus between the memory controller 12 and the RAM 13 and a bus between the memory controller 12 and the image processing unit 14 are shared.例文帳に追加

メモリコントローラ１２とＲＡＭ１３と間のバスと、メモリコントローラ１２と画像処理ユニット１４との間のバスとを共用化する。 - 特許庁

Because bus right control over the data bus and the command bus is separately performed, one data processor inputs or outputs data from the data bus in response to an operable state of the shared resource while the other data processor acquiring the bus right of the command bus can parallelly output bus control information to the command bus.例文帳に追加

データバスとコマンドバスに対するバス権制御が別々に行われるから、一のデータ処理装置が共有資源の動作可能な状態に呼応してデータバスからデータを入力又は出力するのに並行して、コマンドバスのバス権を獲得している他のデータ処理装置はコマンドバスにバス制御情報を出力することができる。 - 特許庁

An integrated circuit 100 is provided with a shared memory 104 connected to a bus 101, an audio/demultiplexing processor 106 for performing access through the bus to the shared memory, a video processor 105 for performing access through the bus to the shared memory, and for executing much heavier processing and an exclusive memory 110 to which the video processor performs access without using the bus.例文帳に追加

集積回路１００は、バス１０１に接続される共用メモリ１０４と、バスを介して共用メモリにアクセスするオーディオ・多重分離プロセッサ１０６と、バスを介して共用メモリにアクセスし、かつ、より重い処理を実行するビデオプロセッサ１０５と、ビデオプロセッサにより、バスを介さずにアクセスされる専用メモリ１１０を備える。 - 特許庁

A bus right controller 8 arbitrates the bus right of a command bus 5 about a bus right request by the data processors 1 and 2 to approve the bus right of the command bus for the data processors, and outputs a bus right approval signal of a data bus to the data processors at timing when a shared resource 4 can respond to an instruction due to access control information outputted to the command bus.例文帳に追加

バス権制御装置（８）は、データ処理装置（１，２）によるバス権要求に対してコマンドバス（５）のバス権調停を行なってデータ処理装置にコマンドバスのバス権を承認し、コマンドバスに出力されたアクセス制御情報による指示に共有資源（４）が応答可能なタイミングでデータ処理装置にデータバス（６）のバス権承認信号を出力する。 - 特許庁

To provide an arbitration method and an arbitration device of a shared bus using an urgent channel for preventing loss of data and using the shared bus efficiently by granting usage authority of the bus also to a master processor whose priority level is low.例文帳に追加

優先順位の低いマスタプロセッサにもバス使用権限を付与することにより、データ遺失を防止し、共有バスを効率的に使用できる緊急チャンネルを用いた共有バス仲裁方法及び仲裁装置を提供する。 - 特許庁

To provide a method and a structure for dynamically blocking access of a request signal to a shared bus.例文帳に追加

共用バスへの要求信号のアクセスを動的にブロックする方法及び構造を提供。 - 特許庁

A time division multiplex bus (PCM HWY) is shared by an active system substrate and a standby system substrate.例文帳に追加

時分割多重バス（ＰＣＭ ＨＷＹ）を運用系基板と待機系基板とで共用する。 - 特許庁

A bus bridge circuit 15 is provided with a function for relaying data transfer between an internal bus 6 and peripheral buses 11 to 14, and access from bus masters 2, 3 and 5 to a shared memory 10 connected to a peripheral bus is controlled by a bus access limiting part 21.例文帳に追加

バスブリッジ回路１５は、内部バス６と周辺バス１１〜１４とのデータ転送を中継する機能を備え、バスアクセス制限部２１によってバスマスタ２，３，５が周辺バスに接続されている共有メモリ１０に対して行うアクセスを制御する。 - 特許庁

A bus occupancy amount and shared buffer occupancy amount per bus access are controlled variably in accordance with the operation mode, frequency, data transfer word count, data hit rate, load factor, data processing amount and accessed bus slave of the plurality of bus masters.例文帳に追加

複数のバスマスタの動作モード、周波数、データ転送語数、データヒット率、負荷率、データ処理量、アクセスするバススレーブに応じてバスアクセス１回当たりのバス占有量および共有バッファの占有量を可変制御する。 - 特許庁

To provide an external bus controller, with which the setting value of the access time of an external bus is shared by each CPU, based on an efficient control system.例文帳に追加

外部バスのアクセス時間の設定値を各ＣＰＵで共有し、かつ効率のよい制御方式による外部バス制御装置を提供する。 - 特許庁