「write buffer」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

A control signal generating part 7 inputs an interpolation direction control signal from a telecine conversion phase detecting part 1 and controls a buffer memory 6, so as not to write a signal from the circuit 4 in the case of 3rd and 4th fields among four fields obtained by decomposing one frame of a movie film.例文帳に追加

制御信号生成部７は、テレシネ変換位相検出部１からの補間方向制御信号を入力し、映画フィルムの1コマが４フィールドに分解されたもののうち、３番目と４番目のフィールドの時は、倍速変換セレクタ回路４からの信号を書き込まないようにバッファメモリ６を制御する。 - 特許庁

When the detected amount of data is equal to a predetermined amount or larger, the stream output control part 205A determines recording to the 1st recording device as abnormal, and changes the recording destination to a separate 2nd recording device 107, and records the digital signal read from the temporary write buffer 204 to the 2nd recording device 107.例文帳に追加

ストリーム出力制御部２０５Ａは、前記検出したデータ量が所定量以上である場合、第１の記録装置１０５への書込みが正常でないと判定して、記録先を別の第２の記録装置１０７へ振り替え、一時書込みバッファ２０４から読み出したデジタル信号を第２の記録装置１０７に記録する。 - 特許庁

The drive system of the display is provided with a plurality of synchronous read/write memories which are made to be a buffer for access to the frame, an image signal generator which processes a digital image, a clock controller which is used as a memory and performs clock control, and a plurality of data drivers which receive the image data and display the same on the display.例文帳に追加

このディスプレイの駆動システムはフレームにアクセスするバッファとされる複数の同期読み書きメモリと、ディジタル画像を処理する画像信号ジェネレータと、メモリとして使用されると共にクロックコントロールを行なうクロックコントローラと、画像データを受け取りディスプレイに表示させる複数のデータドライバと、を具えている。 - 特許庁

In the processing of expanding the storage capacity of a disk array 2 by adding a disk device 24, a control device 1 searches valid logical address in response to a copy 35 of an address translation table 32 at the start time of the storage capacity expansion and accumulates the searched valid logical address data by packing into a write buffer 31 following a restructuring.例文帳に追加

制御装置１は、ディスク装置２４を追加してディスクアレイ２の記憶容量を拡張する処理で、記憶容量拡張開始時点のアドレス変換テーブル３２のコピー３５に従って有効な論理アドレスを検索し、その検索した有効な論理アドレスのデータを再構築後の書き込みバッファ３１に詰めて蓄積する。 - 特許庁

The bridge device 12 is provided with a busy flag register 23 for setting a busy flag, while a local busy signal LB is received from at least one I/O device 13a or 13b, while having untransmitted transfer data in a bus buffer 21, and while carrying out write access to the I/O devices 13a and 13b.例文帳に追加

ブリッジデバイス１２は、少なくとも１つのＩ／Ｏデバイス１３ａ、１３ｂからローカルビジー信号ＬＢを受信している間、バスバッファ２１に未送信の転送データを有している間、及びＩ／Ｏデバイス１３ａ、１３ｂにライトアクセスを行っている間、ビジーフラグを設定するビジーフラグレジスタ２３とを備える。 - 特許庁

The karaoke data storage system comprises: a write buffer 12 in which a received karaoke data is temporarily stored; a first disk array system 14 for writing the karaoke data in a storing section with a RAID1 system; a second disk array system 15 for writing it in the storing section with a RAID5 system; and a storage control means 13 for controlling each disk array system.例文帳に追加

受信したカラオケデータを一時的に格納する書き込みバッファ１２と、このカラオケデータを、ＲＡＩＤ１方式で記憶部に書き込む第１ディスクアレイシステム１４と、ＲＡＩＤ５方式で記憶部に書き込む第２ディスクアレイシステム１５と、各ディスクアレイシステムを制御するストレージ制御手段１３とを備える。 - 特許庁

The control unit 100 selects the recording area of a writing bit rate whose power consumption is lower than a predetermined value among recording areas of different writing rates on the hard disk 11 according to the transfer bit rate of the input data to the write buffer 31, and performs control so as to record data in this recording area.例文帳に追加

制御部１００は、ハードディスク１１上の書き込みレートの異なる記録領域の中から、入力データのライトバッファ３１への転送ビットレートとに応じて、消費電力が所定値よりも低くなる書き込みレートの記録領域を選択し、この記録領域にデータを記録するように制御する。 - 特許庁

When a defective sector is included in a disk access range on a disk 11 designated by a read/write command from a host, in a stage that a head 12 reaches the defective sector included in the disk access range, a CPU 17 interrupts a disk access for data transfer between the disk access range and a data buffer 251.例文帳に追加

ＣＰＵ１７は、ホストからのリード／ライトコマンドの指定するディスク１１上のディスクアクセス範囲に欠陥セクタが含まれている場合、ヘッド１２がディスクアクセス範囲に含まれている欠陥セクタに到達した段階で、当該ディスクアクセス範囲とデータバッファ２５１との間のデータ転送のためのディスクアクセスを中断する。 - 特許庁

This data transfer device has the PCI interface, a large number of devices via the PCI interface, a memory interface, and a common memory, and allows the large number of devices to read and write data to the common memory, and also has a buffer for preserving a read address corresponding to the number of devices, read data, and the read data number.例文帳に追加

ＰＣＩインターフェースと、ＰＣＩインターフェースを介した多数のデバイスと、メモリーインターフェースと、共有メモリとを有し、前記多数のデバイスが前記共有メモリに対しデータのリード/ライトを行うデータ転送装置において、デバイスの数に相当するリードアドレス、リードデータ、リードデータ個数を保存するバッファを持つデータ転送装置である。 - 特許庁

A control signal generating part 7 inputs an interpolating direction control signal from a 2 : 3 pull-down phase detecting part 1, and controls a buffer memory 6 so as not to write any signal from the double speed conversion selector circuit 4 in a field whose field odd number/even number is the same as that of the previous field among three fields obtained by resolving one frame of a movie film.例文帳に追加

制御信号生成部７は、2:3プルダウン位相検出部１からの補間方向制御信号を入力し、映画フィルムの1コマが3フィールドに分解されたもののうち、フィールド番号の奇数／偶数が前と同じフィールドの期間、倍速変換セレクタ回路４からの信号を書き込まないようにバッファメモリ６を制御する。 - 特許庁

The control module is configured so as to separate attribute information from saving data, which are read from the flash memory with the predetermined size, store the attribute information in an attribute information storage buffer and transfer user data contained in the saving data to a saving data storage region during a writing operation including a read modify write operation of data, of which sizes are smaller than the predetermined size.例文帳に追加

前記制御モジュールは、前記サイズ単位未満のデータの書き換えを含む書き込み動作時に、前記フラッシュメモリから読み出した前記サイズ単位の退避データから属性情報を分離して属性情報格納用バッファに格納し、前記退避データに含まれるユーザデータを退避データ格納領域に転送する構成である。 - 特許庁

The control part 410 performs write control for writing a register value in the first to n-th register parts REG1 to REGn of the first to n-th circuit devices 100-1 to 100-n, and increases the driving ability of the controller-side output buffer OBX when any communication error occurs in the communication through the bus BSG.例文帳に追加

制御部４１０は、第１〜第ｎの回路装置１００−１〜１００−ｎの第１〜第ｎのレジスター部ＲＥＧ１〜ＲＥＧｎに対してレジスター値を書き込むための書き込み制御を行い、バスＢＳＧを介した通信において通信エラーが発生した場合には、制御装置側出力バッファーＯＢＸの駆動能力を増加させる設定を行う。 - 特許庁

To solve the problem in a process of transferring data from an image processing circuit A to an image processing circuit B wherein the image data may be held in a write buffer in a bus bridge when the image processing circuit A completes transfer of data and notifies the fact to the image processing circuit B, so that the data read by the image processing circuit B may be invalid.例文帳に追加

課題は画像処理回路Ａから画像処理回路Ｂへデータを受け渡すプロセスにおいて、画像処理回路Ａが画像を転送し終えて画像処理回路Ｂへ通知した時点で画像データはバスブリッジ内のライトバッファに保持されたままである可能性があり、画像処理回路Bが画像データをリードした時点でのデータは無効となることである。 - 特許庁

The dummy output period is provided to secure a period in which interpolation processing is performed, and consequently readout processing for a pixel signal from the solid-state imaging device 10 and write processing to a line buffer memory 312, and horizontal interpolation processing in a horizontal interpolation processing part 314 and vertical interpolation processing in a vertical resolution conversion processing part 320 are performed simultaneously in parallel.例文帳に追加

ダミー出力期間を設けることで、補間処理を行なう期間を確保し、これにより、固体撮像素子１０からの画素信号の読出処理やラインバッファメモリ３１２への書込処理と水平補間処理部３１４における水平補間処理や垂直解像度変換処理部３２０における垂直補間処理とを同時並行的に実施する。 - 特許庁

When writing data to a first storage medium is instructed by a host device 13-1, a cache memory managing unit of a primary data storage device 10-1 secures a cache area for storing designated data as write back data and a buffer area for transmitting the designated data to an auxiliary data storage device 10-2 in a first cache memory, and writes the data into each of them.例文帳に追加

正データ記憶装置１０-1のキャッシュメモリ管理部は、第１の記憶媒体へのデータの書き込みがホスト装置１３-1から指定された場合、指定されたデータをライトバックデータとして記憶するためのキャッシュ領域と、指定されたデータを副データ記憶装置１０-2に送信するためのバッファ領域とを第１のキャッシュメモリに確保しそれぞれにデータを書き込む。 - 特許庁

In this system, in which the second sizes of a host 1 is made smaller than the first sector size of a storage medium 8, sector data staged to a buffer 4 are rewritten with write data, in response to a request from the host, and the staged sector data or the rewritten sector data are saved in an exchange area 8-1, and the storage medium 8 is updated with the rewritten sector data.例文帳に追加

第１のセクタサイズの記憶媒体（８）に対し、ホスト（１）の第２のセクタサイズが、第１のセクタサイズより小さいシステムにおいて、ホストの要求に応じて、バッファ（４）にステージングしたセクタデータを、ライトデータで書換えた後、ステージングしたセクターデータ又は書換えたセクターデータを交代領域（８ー１）にセーブしておき、書換えたセクターデータで記憶媒体（８）を更新する。 - 特許庁

A processor 5 brings a detection start register 8 to a set state on the occurrence of an overflow in an output buffer 3a to allow the picture head detector 7A to perform the picture head detection processing and performs interruption processing such as writing back an address to which the head of an overflow picture that is the picture causing the overflow is stored as a value of a write address register 9.例文帳に追加

プロセッサ５は、出力バッファ３ａのオーバーフロー時に、検出スタートレジスタ８をセット状態にしてピクチャ先頭検出器７Ａに上記ピクチャ先頭検出処理を実行させるとともに、オーバーフローを引き起こしたピクチャであるオーバーフローピクチャの先頭が格納されたアドレスを、書込みアドレスレジスタ９の値として書き戻す等の割込み処理を実行する。 - 特許庁

When the test signal 38 is input in the DQM switch circuit 27, a mask/disable signal (MASK0 or MASK1) input to any one of two mask/ disable terminal (DQML, DQMU) is output to a write amplifier/sense buffer 15 as the mask/disable signal input from both terminals of DQML and DQMU.例文帳に追加

ＤＱＭ切り替え回路２７において、そのテスト信号３８が入力されると、２つのマスク／ディセーブル端子（ＤＱＭＬ、ＤＱＭＵ）のいずれか１つに入力されるマスク／ディセーブル信号（ＭＡＳＫ０またはＭＡＳＫ１）を、ＤＱＭＬおよびＤＱＭＵの両端子から入力されたマスク／ディセーブル信号としてライトアンプ／センスバッファ１５に出力する。 - 特許庁

In a disk drive 1 having a cache controller 11 that performs cache control using a buffer memory 20 divided into segments and managed, sequential hit test is executed on each segment in accordance with the requested access range designated by a read or write command coming from a host system 30, and the hit upper-limit LBA set for each segment is updated when a mishit occurs.例文帳に追加

セグメントに分割して管理するバッファメモリ２０を使用したキャッシュ制御を実行するキャッシュコントローラ１１を有するディスクドライブ１において、ホストシステム３０からのリード又はライトのコマンドによる要求アクセス範囲に応じて、セグメント毎にシーケンシャルヒット判定を実行し、ミスヒットの場合にセグメント毎に設定されたヒット上限ＬＢＡを更新する構成である。 - 特許庁

Data are temporarily stored in a buffer 1 by a data read/write request from/to a magnetic DISK drive 3, an address management table 5 holds the address of data needing differential backup on the magnetic DISK drive, the data are acquired on the basis of the address to undergo differential backup, and a differential backup controlling part 4 writes the data and its address information to a magnetic tape device 6.例文帳に追加

磁気ＤＩＳＫ装置３に対するデータの読み込み／書き込み要求に対してバッファ１にデータを一時的に蓄え、差分バックアップの必要なデータの磁気ＤＩＳＫ装置上のアドレスをアドレス管理テーブル５が保持し、差分バックアップをするアドレスを基にデータを取得し、差分バックアップ制御部４が磁気テープ装置６にデータとそのアドレス情報を書き込む。 - 特許庁

The FIFO control circuit is provided with a control means for specifying a plurality of memory areas to be used as the FIFO buffer by an area designating means, and for holding address information for read access and write access for each specified memory area by an address pointer means, and for FIFO operating the prescribed memory area, by using the address pointer means, in response to the request from the input/output circuit.例文帳に追加

ＦＩＦＯ制御回路は、ＦＩＦＯバッファとして利用する複数のメモリ領域をエリア指定手段で規定し、規定されるメモリ領域毎にリードアクセス及びライトアクセスのためのアドレス情報をアドレスポインタ手段で保持し、入出力回路からの要求に応答して、所定のメモリ領域を、前記アドレスポインタ手段を用いて、ＦＩＦＯ動作させる制御手段と、を含む。 - 特許庁

An MPEG code feeder 1 logically constitutes the same number of FIFO buffers as the number of channels of a picture stream in a buffer memory 5, inputs and writes code data 170-172, in addresses indicated by write address pointers 31-33 of corresponding channels, and outputs code data 139 read from an address indicated by a read address pointer 34 to an MPEG video decoder in the latter stage.例文帳に追加

ＭＰＥＧ符号供給装置１は、画像ストリームのチャネル数と同数のＦＩＦＯバッファをバッファメモリ５内に論理的に構成し、符号データ１７０〜１７２を入力して対応するチャネルの書込アドレスポインタ３１〜３３の指すアドレスに書き込み、読出アドレスポインタ３４の指すアドレスから読み出した符号データ１３９を後段のＭＰＥＧビデオデコーダへ出力する。 - 特許庁

A memory controller 2 accessing the plurality of writable nonvolatile memories 3-1 to 3-16 in parallel narrows writing data from the buffer memory 18-1 into the specified nonvolatile memory 3-A to the write data not yet written using only the specified nonvolatile memory 3-A as a written-in object when the power source is interrupted, thus suppressing power consumption at writing.例文帳に追加

複数の書き込み可能な不揮発性メモリデバイス（３−１〜３−１６）を並列にアクセスするメモリコントローラ（２）が、電源遮断時に、特定の不揮発性メモリデバイス（３−Ａ）のみを書き込み対象にし、バッファメモリ（１８−１）から、不揮発性メモリデバイス（３−Ａ）に書き込むデータを、書き込み済みでないライトデータに絞り込むことで、書き込み時に消費する電力を、抑えることが可能になる。 - 特許庁

For a plurality of intermediate image processes constituting an image processing function to be executed, a route list creation process and an execution order list creation process are performed, to determine the order of executing intermediate image processing according to an order determined to be executable, and it is registered to the list of orders of execution together with buffer information (information on a data read position, a data write position, or the like) when determined.例文帳に追加

実行予定の画像処理機能を構成する複数の中間画像処理について巡回経路リスト作成処理及び実行順序リスト作成処理を行って、実行可能であると判定された順に従って中間画像処理の実行順序を決定して、その決定時のバッファ情報（データ読出位置やデータ書込位置などの情報）と共に実行順序リストに登録する。 - 特許庁

The integrated circuit device 1 comprises four or more buffers 20, a buffer control part 30 which controls write processing of data to the buffers and read processing of data from the buffers based on a command from a host 100, and a reproduction voice data output processing part 50 which is adapted so that a plurality of voice data can be simultaneously received, and outputs reproduction voice data based on the simultaneously input voice data.例文帳に追加

集積回路装置１は、４個以上のバッファ２０と、ホスト１００からのコマンドに基づいて、バッファへのデータの書き込み処理、及び、バッファからのデータの読み出し処理を制御するバッファ制御部３０と、複数の音声データを同時に受け付け可能に構成されており、同時に入力された音声データに基づいて、再生用の音声データを出力する再生音声データ出力処理部５０とを含む。 - 特許庁

Then, the device is provided with input buffer amplifiers 8-1 to 8-4 for special mode generating an internal clock signal for a special mode being separated from a normal mode relating to read-out operation or write-in operation of data in the semiconductor memory and at least one filter out of noise filters 9-1 to 9-4.例文帳に追加

ここで、入力信号の変化に対して緩やかに変化する時間応答特性を有し、上記複数の外部クロック信号のうちの少なくとも１つの外部クロック信号に基づいて、上記半導体記憶装置におけるデータの読み出し動作又は書き込み動作に係わる通常モードとは別の特殊モードのための内部クロック信号を発生する特殊モード用入力バッファアンプ８−１乃至８−４及びノイズフィルタ９−１乃至９−４のうちの少なくとも１つを備える。 - 特許庁