「"ロジック回路"」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

そして、プログラマブルＲＯＭブロック２０に記憶された情報の少なくとも一部が、ロジック回路ブロックＬＢに供給される。例文帳に追加

At least a part of information stored in the programmable ROM block 20 is supplied to the logic circuit block LB. - 特許庁

また、ロジック回路部２０も保護されたモジュール群２０Ａ、保護されていないモジュール群２０Ｂと区別しておく。例文帳に追加

In addition, a logic circuit part 20 is also separated into a protected module group 20A and an unprotected module group 20B discriminately. - 特許庁

ＭＯＮＯＳ型のメモリセルを含むメモリ領域と、メモリの周辺回路などを含むロジック回路領域とを同一基板上に形成する。例文帳に追加

To form on a single substrate a memory region including a MONOS memory cell and a logic-circuit region including the peripheral circuits of the memory, etc. - 特許庁

複数のＤＲＡＭとロジック回路とを搭載した半導体装置における検査のための外部端子数を低減する。例文帳に追加

To decrease the number of external terminals for the inspection of the semiconductor device where DRAMs and logic circuits are mounted. - 特許庁

ＣＰＵ、ＤＳＰ等のロジック回路から無線送受信部へ漏洩する高周波ノイズを低減することができる携帯電話機を提供する。例文帳に追加

To provide a mobile phone capable of reducing high frequency noise leaking from a logic circuit such as a CPU or a DSP to a wireless transmission/reception section. - 特許庁

製造工程数の増加を招くことなく、ＤＲＡＭセル及びロジック回路の高速化を可能とした半導体装置とその製造方法を提供する。例文帳に追加

To provide a semiconductor device and a method of manufacturing it, where a DRAM cell and a logic circuit are enhanced in operation speed without increasing manufacturing processes in number. - 特許庁

判別ロジック回路３０は、気筒数、回転数信号、および車速信号を総合して、車格を判別する。例文帳に追加

The determination logic circuit 30 determines a vehicle rank by integrating the number of cylinders, the rotation speed signal and the vehicle velocity signal. - 特許庁

パッシブマトリクス型表示装置におけるロジック回路の実装面積を低減させ、製品を小型化させ、さらに信頼性の向上をはかる。例文帳に追加

To downsize the product and further improve reliability by reducing a package area of a logic circuit in a passive matrix type display device. - 特許庁

製造工程数の増加を抑制し、ロジック回路部にキャパシタを形成することが可能な半導体装置の製造方法を提供する。例文帳に追加

To provide a method for manufacturing a semiconductor device, in which the increase in the number of manufacturing processes is suppressed, and a capacitor can be formed in a logic circuit portion. - 特許庁

ある実施形態では、システムは、ロジック回路及び／又はシステムオンチップ（ＳｏＣ）として具現化される。例文帳に追加

In some embodiments, systems may be implemented as a logic circuit and/or as a system-on-a-chip (SoC). - 特許庁

制御ロジック回路８は電池電圧異常チェックと、微小電流による定電流の予備充電と、急速充電との制御を行う。例文帳に追加

A control logic circuit 8 performs the abnormal check of the battery voltage and the control on the preliminary charge of a constant current by a very small current and the quick charge. - 特許庁

メモリ領域とロジック回路領域との全面にＯＮＯ膜を形成し、ＯＮＯ膜の上方に第２導電層を形成する。例文帳に追加

An ONO film is formed on the whole surfaces of the memory area and the logical operation circuit area while a second conductive layer is formed above the ONO film. - 特許庁

前記半導体基板の前記メモリ領域と前記ロジック回路領域との全面に絶縁層を形成する。例文帳に追加

An insulation area is formed on the whole surface of the memory area and the logical operation circuit area on the semiconductor base plate. - 特許庁

さらに、２／３分周器２０をＮＭＯＳソースカップルドロジック回路からなる２個のＮＡＮＤ型Ｄフリップフロップで構成する。例文帳に追加

Further, a two thirds frequency divider 20 is constituted of two NAND D flip-flops each composed of an NMOS source coupled logic circuit. - 特許庁

これによりロジック回路の占有面積に制限されることなく画素マトリクス回路（画像表示領域）の占有面積を広げることが可能となる。例文帳に追加

Thereby, an occupation area of the pixel matrix circuit (image display region) can be widened without being limited by an occupation area of the logic circuit. - 特許庁

メモリ領域とロジック回路領域との全面にレジスト層を形成し、レジスト層をパターニングする。例文帳に追加

A resist layer is formed on the whole surfaces of the memory area and the logical operation circuit area while patterning is applied on the resist layer. - 特許庁

薄膜ＢＯＸ−ＳＯＩ構造であり、ロジック回路の高速動作とメモリ回路の安定動作とを両立できる半導体装置を提供する。例文帳に追加

To provide a semiconductor device which has a thin-film BOX-SOI structure and can achieve high-speed operation of a logic circuit and stable operation of a memory circuit. - 特許庁

メモリ回路のメモリ容量や入出力仕様の変更が容易なメモリ回路／ロジック回路集積システムを提供する。例文帳に追加

To provide a memory circuit/logic circuit integration system that easily changes the memory capacity of the memory circuit and I/O specifications. - 特許庁

ロジック回路中に容易に適用可能な抵抗変化素子を用いたメモリセルとその制御方法を提案する。例文帳に追加

To provide a memory cell using a resistance variation element that can be applied easily to the inside of a logic circuit, and to provide a method of controlling the memory cell. - 特許庁

メモリ回路は、複数のチップに渡っての受けられたインターフェース層１２００によって、ロジック回路との電気的接続をとる。例文帳に追加

The memory circuit 1000 is electrically connected to the logic circuit 3000 by an interface layer 1200 being provided over a plurality of chips. - 特許庁

システムクロックの高速化に伴い増加する内部回路による遅延の影響を軽減するロジック回路を提供する。例文帳に追加

To provide a logic circuit which reduces the influence of delay by an internal circuit, which increases due to the acceleration of the speed of a system clock. - 特許庁

プログラマブル・ロジック回路は、すべての応用例に合わせて調整されたエラー生成機能とエラー監視機能を実装する。例文帳に追加

The programmable logic circuits can be configured to implement error generation and error monitoring functions that are modified for any application. - 特許庁

入力クロックが停止しても出力クロックの周波数を保持するＰＬＬを用いて、ロジック回路を駆動する方法を提供する。例文帳に追加

To provide a method for driving a logic circuit by means of a PLL configured to hold the frequency of an output clock even when an input clock stops. - 特許庁

本体に装着されるカード型電子機器のプログラマブルロジック回路に回路構成用プログラムを供給する。例文帳に追加

To supply a circuit forming program to a programmable logic circuit of a card electronic apparatus to be attached to the main body. - 特許庁

電源回路ブロックは、複数のレジスタを有し、ロジック回路ブロックからのアドレス信号のレジスタアドレスで指定されるレジスタに対して、ロジック回路ブロックからのデータ信号で設定される電圧調整データが書き込まれるレジスタ部を含む。例文帳に追加

The power supply circuit block includes a register section, including a plurality of registers wherein voltage adjustment data set by a data signal from the logic circuit block are written in registers designated by register addresses of address signals from the logic circuit block. - 特許庁

半導体集積回路１は、ユーザロジック回路１０及びそのスキャンテストを行うスキャンチェーン１１からなるロジック回路部と、メモリ４０、ＢＩＳＴ回路２０及びそのスキャンテストを行うスキャンチェーン２１からなるメモリ部とを有する。例文帳に追加

This semiconductor integrated circuit 1 has a logic circuit part comprising a user logic circuit 10, and a scan chain 11 for performing its scan test, and a memory part comprising a memory 40, a BIST circuit 20, and a scan chain 21 for performing its scan test. - 特許庁

スキャンテストを用いたロジック回路４０３のバーンインテストと同時にハードマクロ４０２のバーンインテストをＢＩＳＴ回路４０１を用いて行い、また、ロジック回路４０３およびハードマクロ４０２のバーンインテストの結果を自動判定することにより、効率的にバーンインテストを行うことができる。例文帳に追加

Further, the burn-in testing can be efficiently performed by automatically determining the result of the burn-in tests of both of the logic circuit 403 and the hard macro 402. - 特許庁

単一の周波数の発振回路で生成したクロック信号で同期をとったロジック回路は、発振の基本波周波数を源とするピークを有するＥＭＩノイズが発生するという課題を解決又は軽減するクロック同期型ロジック回路を提供する。例文帳に追加

To provide a clock synchronizing logic circuit for realizing synchronization with a clock signal generated in an oscillation circuit with a single frequency capable of solving or reducing the generation of any EMI noise having a peak with the fundamental frequencies of oscillation as a source. - 特許庁

本発明の半導体装置は、それぞれ半製品状態の画素アレイ及びロジック回路を備えた第１及び第２の半導体ウェハの貼り合わせ、第１の半導体ウェハの薄膜化、画素アレイ及びロジック回路間の電気的接続がなされる。例文帳に追加

In the semiconductor devices, first and second semiconductor wafers having pixel arrays and logic circuits in respective half-produced states are bonded to each other, and the films of the first semiconductor wafers are made thin, and further, an electric connection is performed between each pixel array and each logic circuit. - 特許庁

その後、すべてのメモリ回路４に対してウェハー２上で試験を行い、ロジック回路６を挟む２つのメモリ回路４のうちの一方が不良品であった場合には、もう一方の良品のメモリ回路４とロジック回路６とを組にして１つのメモリＩＣの半導体チップを形成する。例文帳に追加

Thereafter, the memory circuits 4 are tested on the wafer 2 and, in case either one of the memory circuits 4 on both sides of one logic circuit 6 is defective, the semiconductor chip of one memory IC is formed by joining the other defectless memory circuit 4 with the logic circuit 6. - 特許庁

ロジック回路２とＤＲＡＭ３が搭載される同一チップ上に、これらの試験時の動作モードを制御するためのコントロール回路４を設け、バーンイン試験時には、ロジック回路２についてはスキャン試験モードに設定させ、ＤＲＡＭ３についてはバーンイン試験モードに設定させる。例文帳に追加

A control circuit 4 for controlling an operation mode in the test for the logic circuit 2 and the DRAM 3 is provided on the same chip mounted with the logic circuit 2 and the DRAM 3, a scanning test mode is set in the burn-in test in the logic circuit 2, a burn-in test mode is set therein in the DRAM 3. - 特許庁

本画像処理装置は、回路動作中に論理回路を再構成可能な複数の回路構成面を有するロジック回路と、各論理回路に切り替えるための切替時間を予め記憶した記憶部とを備え、実行する画像処理に応じてロジック回路を再構成する。例文帳に追加

The image processing apparatus includes a logic circuit having a plurality of circuit configuration planes which reconfigures a logic circuit while the circuit is in operation and a storage part prestored with the switching time for switching the circuit to each logic circuit, and reconfigures the logic circuit in accordance with image processing to be executed. - 特許庁

ロジック回路を有する不良解析用LSIを定期的に製造し、不良解析用LSIのロジック回路特有のコンタクトプラグの不良を、高感度に検出することができる半導体装置及びこれを用いたLSIの不良解析方法を提供する。例文帳に追加

To provide a semiconductor device along with a defect analyzing method for LSI using the same capable of detecting, at high sensitivity, failure of a contact plug which is specific to the logic circuit of a defect analysis LSI, with the defect analysis LSI having the logic circuit periodically manufactured. - 特許庁

出力バッファの同時動作の数が基準値を超えた場合、内部ロジック回路の動作を停止することにより、出力バッファの同時動作ノイズによる内部ロジック回路の誤動作を防ぐ半導体集積回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit that prevents malfunction of an internal logic circuit due to simultaneous operating noise in an output buffer by stopping the operation of the internal logic circuit in the case that the number of simultaneous operations of the output buffer exceeds a reference number. - 特許庁

ロジック回路電圧検出回路（電圧検出手段）４７が電源電圧＋５Ｖの電源（ロジック回路用電源）の電圧降下を検出したときに、ＬＣＤ電源制御回路（ディスプレイ電圧制御手段）４９により液晶ディスプレイ１３の残留電荷を強制的に放電させる。例文帳に追加

When a logic circuit voltage detecting circuit (a voltage detecting means) 47 detects a voltage drop of a power supply (a logic circuit power supply), having a +5 V power supply voltage, residual electric charges of a liquid crystal display 13 are forcibly discharged by an LCD power supply control circuit (a display voltage control means) 49. - 特許庁

半導体集積回路１に、外部端子１０〜１２と接続されたロジック回路２と、このロジック回路と接続された内蔵メモリ３と、この内蔵メモリのバーンイン・テストを行う際に、前記内蔵メモリに所定のデータを書き込むバーンイン・テスト回路４とを設けた。例文帳に追加

A semiconductor integrated circuit 1 is provided with a logic circuit 2 connected to external terminals 10-12, a built-in memory 3 connected to this logic circuit, and a burn-in test circuit 4 writing the prescribed data in the built-in memory when a burn-in test of this built-in memory is performed. - 特許庁

ベアチップＩＣ１は、ベアチップＩＣ１に形成されたロジック回路ブロック２と電気的に接続され、ロジック回路ブロック２の検査を行うための検査用端子４ｂ、５ｂと、トランスミッションゲートを介して検査用端子４ｂ、５ｂと電気的に接続されたボンディング用端子４ａ、５ａとを有する。例文帳に追加

A bare chip IC 1 has inspecting terminals 4b, 5b electrically connected to a logic circuit block 2 formed on the bare chip IC, for inspecting the logic circuit block 2 and bonding terminals 4a, 5a electrically connected to the inspecting terminals 4b, 5b through transmission gates. - 特許庁

緊急通報装置は、車両が緊急状態となったときに、緊急信号を出力する緊急信号出力手段と、緊急信号出力手段により出力された緊急信号を、ロジック回路により記憶するロジック回路手段と、を備えている。例文帳に追加

This emergency notification device has: an emergency signal output means outputting an emergency signal when the vehicle is in emergency; and a logic circuit means storing the emergency signal outputted by the emergency signal output means by a logic circuit. - 特許庁

メモリ領域内のストッパ層と第１導電層とをパターニングするとともに、ロジック回路領域内のストッパ層と第１導電層とをパターニングすることにより、ロジック回路内の前記素子分離領域上にダミーゲート層を形成する。例文帳に追加

A dummy layer is formed on an element separating area in a logical operation circuit by patterning a stopper layer and a first conductive layer in a memory area as well as the stopper layer and the first conductive layer in a logical operation circuit area. - 特許庁

従って、絶縁層を研磨する工程において、研磨の速度が一様でなく、ロジック回路領域の方がメモリ領域に対して比較的速く研磨されてしまっても、メモリ領域におけるストッパ層が露出する前に、ロジック回路領域におけるゲート電極が露出してしまう恐れがなくなる例文帳に追加

In the process for polishing the insulating layer, a fear that the speed of polishing is not uniform and the gate electrode in the logic circuit region is exposed before the stopper layer in a memory region is exposed even if the logic circuit region is polished comparatively faster than the memory region is eliminated. - 特許庁

セレクタ２２ａは、その入力端Ａが配線３１ａに、その入力端Ｂが内部ロジック回路２１の出力端２４ａに、その出力端Ｏが配線３２ａを介して内部ロジック回路１１の信号入力端１４ａに、それぞれ接続される。例文帳に追加

A selector 22a is connected at its input terminal A to the wiring 31a, with its input terminal B connected to the output terminal 24a of the internal logic circuit 21 and with its output terminal O connected to the signal input terminal 14a of the internal logic circuit 11 by way of wiring 32a, respectively. - 特許庁

セレクタ１２ａは、その入力端Ａへテスト信号ＴＤＩが与えられ、その入力端Ｂが内部ロジック回路１１の出力端１３ａに、その出力端Ｏが配線３１ａを介して内部ロジック回路２１の入力端２４ａに、それぞれ接続される。例文帳に追加

A selector 12a is given a test signal TDI to its input terminal A, its input terminal B is connected to the output terminal 13a of an internal logic circuit 11, and its output terminal O is connected to the input terminal 24a of an internal logic circuit 21 by way of wiring 31a. - 特許庁

電源カットオフ回路（３１）は、発電機の作動開始時に、コンデンサ（３０）の電圧が設定電圧に達するまではロジック回路（１７０）に電力を供給せず、設定電圧以上になった際にコンデンサからロジック回路に電力を供給する。例文帳に追加

When the generator starts its operation, the power supply cut-off circuit (31) does not supply the power to the logical circuit (170) until a voltage of the capacitor (30) reaches a set voltage, but when the voltage reaches the set voltage or more, the power is supplied to the logical circuit from the capacitor. - 特許庁

内部電源回路がアナログ回路およびロジック回路の電源を供給する構成であり、パッケージ組立品（完成品）において、アナログ回路の消費電流の影響を受けずに、ロジック回路の静止電流を検査可能である半導体装置を提供する。例文帳に追加

To provide a semiconductor device that has a configuration in which an internal power supply circuit supplies power to an analog circuit and a logic circuit, wherein the static current of the logic circuit can be inspected, without being influenced by the current consumption of the analog circuit in a package assembly (finished product). - 特許庁

電源供給用のロジック回路の信号出力配線を検査対象の機能ブロックの周辺の電源にアナログスイッチを介して接続することにより、電源ドロップが予想される検査対象の機能ブロックに対して、ロジック回路から“Ｈ”論理を出力する。例文帳に追加

By connecting signal output wiring of a logic circuit for power source supply to a power source in the vicinity of functional blocks, which are objects to be inspected via an analog switch, "H" logic is outputted from the logic circuit to a functional block to be inspected in which power source drop is forecasted. - 特許庁