「"ロジック回路"」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

半導体集積回路は、ロジック回路ｌｏｇｉｃと、複数のＳＲＡＭモジュール２、３を具備する。例文帳に追加

The semiconductor integrated circuit includes a logic circuit (logic), and a plurality of SRAM modules 2 and 3. - 特許庁

半導体基板のメモリ領域とロジック回路領域との全面に絶縁層を形成する。例文帳に追加

An insulation area is formed on the whole surfaces of the memory area and the logical operation circuit area of the semiconductor base plate. - 特許庁

デジタルロジック回路１１は、少なくとも一対の並列演算回路１１ａ、１１ｂを有している。例文帳に追加

The digital clock circuit 11 includes at least one pair of parallel arithmetic circuits 11a, 11b. - 特許庁

メモリ領域とロジック回路領域との全面に第２絶縁層を形成する。例文帳に追加

A second insulation layer is formed on the whole surfaces of the memory area and the logical operation circuit area. - 特許庁

この後、制御ロジック回路部３１は外部メモリ２に記憶されたメモリデータを読み出す。例文帳に追加

The control logic circuit part 31 then reads out memory data stored in an external memory 2. - 特許庁

判別ロジック回路３０は、ノック信号に基づいて、エンジン２の気筒数を判別する。例文帳に追加

The discrimination logic circuit 30 discriminates the number of cylinders of the engine 2 based on the knock signal. - 特許庁

ロジック回路化された防振制御回路を外部から制御することを可能とする。例文帳に追加

To control a logic-circuited vibration isolation control circuit from an outside. - 特許庁

また、判別ロジック回路３０は、ノック信号に基づいて、エンジン２の排気量を判別する。例文帳に追加

The discrimination logic circuit 30 moreover discriminates the displacement volume of the engine 2 based on the knock signal. - 特許庁

スキャンテスト時に、セレクタ回路３によりユーザーロジック回路１とロジック回路５０ｂとを接続し、セレクタ５０ａによりロジック回路５０ｂとユーザーロジック回路６とを接続することにより、ＲＡＭ／ＲＯＭコアを迂回するスキャンテストパスを構成し、そのスキャンテストパスをテストする。例文帳に追加

A user logic circuit 1 is connected to a logic circuit 50b by a selector circuit 3 when scan test is executed, and the logic circuit 50b is connected to a user logic circuit 6 by a selector 50a, to thereby compose a scan test path detouring around the RAM/ROM core, and to test the scan test path. - 特許庁

判別ロジック回路３０は、燃料噴射信号に基づいて、エンジン２の気筒数を判別する。例文帳に追加

The determination logic circuit 30 determines the number of cylinders of an engine 2 based on the fuel injection signal. - 特許庁

１制御端子で、ロジック回路を設けないＤＰＤＴスイッチ回路装置を提供する。例文帳に追加

To provide a DPDT switch circuit apparatus employing one control terminal without providing a logic circuit. - 特許庁

高速動作が可能なロジック回路とＭＲＡＭを備えた半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor storage device with a logic circuit and an MRAM by which a high speed operation is made possible. - 特許庁

ロジック回路３０００にメモリ回路１０００をフリップチップ構成で接続する。例文帳に追加

A memory circuit 1000 is connected to a logic circuit 3000 in a flip-chip configuration. - 特許庁

バイパスセレクトロジック回路３０がセレクト信号を生成するタイミングに余裕を持たせる。例文帳に追加

To provide a margin to a timing for generating a select signal by a by-pass select logic circuit 30. - 特許庁

容量素子領域のパターン崩れを抑制しつつ、ロジック回路パターンを安定的に形成する。例文帳に追加

To stably form a logic circuit pattern while pattern corruption of a capacitive element region is suppressed. - 特許庁

ロジック回路に第１の電圧を印加する手段と、前記第１の電圧よりも低く前記ロジック回路を動作可能な第２の電圧を印加可能な予備電圧入力回路と、前記ロジック回路に印加される電圧が前記第２の電圧よりも低くなった場合に、前記予備電圧入力回路から前記ロジック回路に電圧を印加する予備電圧印加制御回路と、を有することを特徴とする素子基板。例文帳に追加

The element substrate is characterized by having a means applying a first voltage to the logic circuit, a spare voltage input circuit capable of applying a second voltage lower than the first voltage and capable of operating the logic circuit, and a spare voltage applying control circuit applying the voltage to the logic circuit from the spare voltage input circuit in the case the voltage applied to the logic circuit becomes lower than the second voltage. - 特許庁

このように、ロジック回路１０及びパワー回路２０の素子分離用絶縁膜が造り分けられている。例文帳に追加

In this manner, insulating films for separating elements are separately manufactured for the logic circuit 10 and the power circuit 20. - 特許庁

入力データを処理するロジック回路の構成を再構成するための再構成情報をメモリに記憶しておき、入力データを処理中にロジック回路内部の発熱量に関する情報を検出し、ロジック回路内部の発熱量に関する情報が温度上昇を示す場合に、再構成情報に基づいてロジック回路の構成を再構成する。例文帳に追加

Reconstitution information for reconstituting the logic circuit processing input data is stored in a memory, information regarding heating value in the logic circuit is detected during processing of the input data, and when the information regarding the heating value in the logic circuit indicates a rise in temperature, the logic circuit is reconstituted based upon the reconstitution information. - 特許庁

ロジック回路内に不揮発性メモリ素子を個別に配置した不揮発性ラッチ回路を提供する。例文帳に追加

To provide a nonvolatile latch circuit in which nonvolatile memory elements are individually arranged within a logic circuit. - 特許庁

ロジック回路の電源電圧停止時にメモリリフレッシュ動作を可能とする。例文帳に追加

To enable memory refresh operation when a power source voltage of a logic circuit is stopped. - 特許庁

ロジック回路を含む半導体装置に関し、処理時間を短縮し製造コストを低減する。例文帳に追加

To provide a semiconductor device including a logic circuit having a reduced processing time and manufactured with a reduced production cost. - 特許庁

少なくとも１つの組合せロジック回路を含む集積回路（ＩＣ）を提供すること。例文帳に追加

To provide an integrated circuit (IC) including at least one combined logic circuit. - 特許庁

簡単な構成でロジック回路のラッチアップを防止できる多出力電源回路を提供する。例文帳に追加

To provide a multioutput power circuit capable of preventing the latch-up of a logic circuit with a simple configuration. - 特許庁

各ブロックはロジックトランジスタを有するロジック回路、及びアース電圧と供給電圧のうち一つに連結されたパワーラインと前記ロジック回路との間に連結されたコントロールトランジスタを含む。例文帳に追加

Each blocks includes a logic circuit, having a logic transistor and a control transistor connected in between a power line connected to one of ground voltage and supply voltage and the logic circuit. - 特許庁

本発明によるイメージセンサは、フォトダイオードセルが形成された第１基板と、ロジック回路部が形成された第２基板と、フォトダイオードセルとロジック回路部とを電気的に連結させる連結電極とを含む。例文帳に追加

The image sensor includes: a first substrate where a photodiode cell is formed; a second substrate where a logic circuit section is formed; and a connection electrode for electrically connecting the photodiode cell to the logic circuit section. - 特許庁

選択信号Ｓｅｌ＿ｂが、ロジック回路出力信号を選択するようにマルチプレクサ６２０を制御する時、第１のロジック回路６１０は第１のモードで動作する。例文帳に追加

When the selected signal Sel_b controls the multiplexer 602 to selected one output signal of the logic circuit, the first logic circuit 610 operates in a first mode. - 特許庁

たとえば、コア制御ロジック回路からのＳＴＡＲＴパルスがロウレベルからハイレベルに変化すると、ロジック回路３２１がハイレベルのゲートパルスＰＣＨを生成する。例文帳に追加

For example, when the START pulse from the core control logic circuit 33 goes high from a low level, the logic circuit 321 generates a high level gate pulse PCH. - 特許庁

選択信号Ｓｅｌ＿ｂが、ロジック回路出力信号を非選択するようにマルチプレクサ６２０を制御する時、第１のロジック回路６１０は第２のモードで動作する。例文帳に追加

When the selected signal Sel_b controls the multiplexer 620 so as to non-selectively control the output signal of the logic circuit, the first logic circuit 610 operates in a second mode. - 特許庁

ユーザが使用するユーザロジック回路２０と、そのユーザロジック回路２０に対するテストモード選択信号ＴＭを生成するテストモード生成回路３０を有する半導体集積回路である。例文帳に追加

The semiconductor integrated circuit includes a user logic circuit 20 to be used by a user and a test mode generation circuit 30 for generating a test mode selection signal TM for the user logic circuit 20. - 特許庁

ＰＬＬ１２が任意の逓倍比でクロック４２を内部ロジック回路１９に安定供給した後は、セレクタ１５はＰＬＬ１２の出力クロック４２を選択して内部ロジック回路１９へ供給する。例文帳に追加

After the PLL 12 stably supplies the clock 42 at an optional multiple ratio to the internal logic circuit 19, the selector 15 selects a clock 42 outputted from the PLL 12 and supplies the clock 42 to the internal logic circuit 19. - 特許庁

これにより、本来の電源であるスイッチングレギュレータ３からＴＲ３９を通じて出力される3.3Vの電圧が、ロジック回路１５の駆動電圧としてロジック回路１５に供給される。例文帳に追加

As a result, the voltage of 3.3 V outputted from the switching regulator 3 as an inherent power source through the TR 39 is supplied to the logic circuit 15 as a driving voltage of the logic circuit 15. - 特許庁

また、内部ロジック回路内から選択すべき信号を識別する識別コードに応じて内部ロジック回路から信号を選択し、選択された信号を順次出力する。例文帳に追加

Signals are selected from an internal logic circuit in accordance with an identification code for identifying a signal to be selected from the internal logic circuit, and the selected signals are sequentially outputted. - 特許庁

ロジック回路とその他のマクロが混載された半導体装置において、消費電力の低減を図りながら、安定した動作を確保し、かつロジック回路の消費電流の試験を可能とする半導体装置を提供する。例文帳に追加

To provide a semiconductor device in which stable operation is secured while reducing power consumption and a test of current consumption of a logic circuit can be performed, in a semiconductor device in which a logic circuit and the other macro are mix-loaded. - 特許庁

半導体基板１に形成されたＩＣロジック回路の配線をＴｉ膜４で行い、ＩＣロジック回路と他の半導体素子および薄膜コンデンサ１２の配線をＡｌ配線で行う。例文帳に追加

An IC logic circuit formed on the semiconductor substrate 1 is interconnected through the Ti film 4 and the IC logic circuit, other semiconductor elements and the thin film capacitor 12 are interconnected through an Al interconnection. - 特許庁

ＲＥＳＵＲＦ領域２４の外側には、接地電位に対して第２ロジック回路２２を駆動させるのに必要な駆動電圧レベルが印加される第２ロジック回路領域が形成されている。例文帳に追加

On the outside of the RESURF region 24, a second logic circuit region is formed, which is applied with the driving voltage level required for driving a second logic circuit 22 with respect to the ground potential. - 特許庁

電圧ＶＤＤがロジック回路のリセット電圧およびＲＡＭ保持電圧Ｖ−ＲＳＴ以上あるか否かが正確に検出できないことにより、ロジック回路やＲＡＭのリセットが行えなくなることを防止する。例文帳に追加

To prevent a logic circuit or a RAM from not being reset since it can not be accurately detected whether a voltage VDD is equal with or higher than a reset voltage of the logic circuit and a RAM holding voltage V-RST. - 特許庁

ノイズ除去機能を有する鎖テストのためのテストロジック回路が付加されたパッドおよびテストロジック回路が付加されたパッドを用いるシステムの駆動方法を提供する。例文帳に追加

To provide a pad unit having a test logic circuit for a chain test having a noise reduction function, and a method of driving a system with the usage of the pad unit having the test logic circuit. - 特許庁

セル領域と、セル領域とロジック回路領域との境界近傍のロジック回路領域と、の第１導電膜上に第１絶縁膜が配設される。例文帳に追加

A first insulating film is provided on the first conductive film in the cell region and the logic circuit region near the boundary between the cell region and logic circuit region. - 特許庁

反射型電気光学装置の駆動部となるアクティブマトリクス基板に対して画素マトリクス回路とロジック回路とを形成するに際し、画素マトリクス回路内のデッドスペースを利用してロジック回路を配置する構成とする。例文帳に追加

When a pixel matrix circuit and a logic circuit are formed to an active matrix substrate to be a driving part of a reflection type electrooptical device, the logic circuit is disposed utilizing a dead space in the pixel matrix circuit. - 特許庁

ロジック回路ユニット２１に対して入力される活性化信号ＥＮは、ロジック回路ユニット２０に入力される活性化信号ＥＮよりも遅延段ＤＵにより遅延して入力される。例文帳に追加

An activation signal EN to be inputted to a logic circuit unit 21 is inputted by being delayed from the activation signal EN to be inputted in a logic circuit unit 20 by a delay stage DU. - 特許庁

ロジック回路領域内の素子分離領域を除く第１導電層をパターニングして、ロジック回路領域内に絶縁ゲート電界効果トランジスタのゲート電極を形成する。例文帳に追加

The gate electrode for an insulation gate electric field effect transistor is formed in the logical operation circuit area by patterning the first conductive layer excluding the element separating area in the logical operation circuit area. - 特許庁

ノイズ除去機能を有する鎖テストのためのテストロジック回路が付加されたパッドおよびテストロジック回路が付加されたパッドを用いるシステムの駆動方法例文帳に追加

PAD UNIT HAVING TEST LOGIC CIRCUIT AND METHOD OF DRIVING SYSTEM INCLUDING THE SAME - 特許庁

ロジック回路とメモリ回路を混載した半導体装置において、ロジック回路部に形成されるレジストパターン形状の精度低下抑制に寄与する半導体装置の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor device which contributes to suppression of degradation in precision of a resist pattern formed at a logic circuit part, relating to a semiconductor device in which both the logic circuit and a memory circuit are mounted together. - 特許庁

スリープモード時、ロジック回路（２）の保持データを転送制御回路（６）の制御のもとにメモリ回路（３）へ退避させた後、ロジック回路（２）に対するロジック電源（４）からの動作電源電圧の供給を停止する。例文帳に追加

At the time of a sleep mode, after holding data of a logic circuit 2 is evacuated to a memory circuit 3 under control of a transfer control circuit 6, supplying operation power source voltage to the logic circuit 2 from a logic power source 4 is stopped. - 特許庁

ＰＬＬの分周回路の分周比を変更する場合に、内部ロジック回路の誤動作を招くことなく内部ロジック回路自身で分周比の切換え変更を行う。例文帳に追加

To provide a semiconductor integrated circuit mounting a PLL for allowing an internal logic circuit to select and revise a frequency division ratio by itself without incurring malfunction of the internal logic circuit in changing a frequency division ratio of a frequency divider circuit of the PLL. - 特許庁