「"ロジック回路"」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

半導体チップ２０の回路形成面に、ＣＰＵコア１と、ＤＳＰコア２と、アナログ回路３と、アナログ・ディジタル変換回路４と、メモリ（ＲＯＭ／ＲＡＭ）５と、ロジック回路６とを分割形成する。例文帳に追加

On the circuit formation surface of a semiconductor chip 20, a CPU core 1, a DSP core 2, an analog circuit 3, an analog/digital conversion circuit 4, a memory (ROM/RAM) 5, and a logic circuit 6 are subjected to divisional formation. - 特許庁

システムＬＳＩ中のロジック回路と第１電源線の間に第１スイッチを設けるとともに、揮発メモリの少なくとも一部と第１電源線の間に第２スイッチを設ける。例文帳に追加

A first switch is provided between a logic circuit in a system LSI and a first power line, and a second switch is provided between at least a part of a nonvolatile memory and the first power line. - 特許庁

回路ブロックＣＢ１〜ＣＢＮは、階調特性の調整データの設定を行うロジック回路ブロックＬＢと、設定された調整データに基づいて階調電圧を生成する階調電圧生成回路ブロックＧＢを含む。例文帳に追加

The first to Nth circuit blocks CB1 to CBN include a logic circuit block LB which sets grayscale characteristic adjustment data; and a grayscale voltage generation circuit block GB which generates grayscale voltages based on the set adjustment data. - 特許庁

ＣＴＳ４は、出力クロック信号１６を均等に遅延して、集積回路内部の複数のロジック回路５に供給するとともに、フィードバック信号１３として内部ＤＬＬ回路２へ戻す。例文帳に追加

A CTS 4 equally delays the output clock signal 16, supplies the delayed output clock signal 16 to a plurality of logic circuits 5 in an integrated circuit and returns the output clock signal 16 as the feedback signal 13 to the internal DLL circuit 2. - 特許庁

半導体チップＣＰａのポートロジック回路２２は、ＣＰＵ２３の指令に基づいて、外部端子４１ａ，４１ｂに接続されたＩ／Ｏセル２１ａ，２１ｂの入出力機能を制御する。例文帳に追加

A port logic circuit 22 of the semiconductor chip CPa controls input/output functions of I/O cells 21a, 21b connected to external terminals 41a, 41b based upon commands of a CPU 23. - 特許庁

RSSIレベルが基準レベルを下回った場合には、ロジック回路５により切換スイッチ２を制御して、最適な通話状態が得られる整合手段３を選択して、アンテナ１を接続する。例文帳に追加

When the RSSI level is lower than the reference level, a changeover switch 2 is controlled by the logic circuit 5, a matching means 3 is selected to obtain an optimal speech state, and an antenna 1 is connected. - 特許庁

ロジック回路からなる発射制御回路を用い、発射モータの原点検出に基づいて遊技球の発射動作を行う遊技機において、原点検出ができない場合に遊技球の発射を停止できるようにする。例文帳に追加

To provide a game machine which performs a game ball hitting operation on the basis of original point detection of a hitting motor by using a hitting control circuit composed of a logic circuit, and can stop the hitting of game balls when the original point can not be detected. - 特許庁

ロジック回路２は、バーンイン試験専用の入力信号を生成するための回路を具備せず、スキャン試験用の入力信号を用いてバーンイン試験が行われる。例文帳に追加

A circuit for generating an input signal exclusive to the burn-in test is not provided in the logic circuit 2, and the burn-in test is carried out using an input signal for the scanning test. - 特許庁

従来使用されているデュアルファンモータ式のラジエター冷却システムでは、２つのモータをそれぞれ回転制御するためのロジック回路が別々に設置されている。例文帳に追加

To provide a drive for motor capable of attaining cost reduction in a circuit, and provide the drive for motor and a radiator cooling system which can reduce the number of harnesses connected to the motor. - 特許庁

単位画素アレイ部の光学特性とロジック回路部の演算特性との両方を容易に満足させることのできるＣＭＯＳイメージセンサ及びその製造方法を提供すること。例文帳に追加

To provide a CMOS image sensor which can easily satisfy both an optical property of a unit cell pixel array and an arithmetic property of a logic circuit. - 特許庁

ロジック回路を設ける必要がないので、チップサイズのシュリンク、部品点数の削減、製造コストの削減、製造工程の簡素化が実現する。例文帳に追加

Since it is not required to provide the logic circuit, the chip size is decreased, the parts count and the manufacturing cost can be reduced and the manufacturing process can be simplified. - 特許庁

高電位が印加されるセンス抵抗９と第１ロジック回路２６が形成された高電位ロジック領域２５の周囲を取り囲むように、分離領域３０を介在させて、ＲＥＳＵＲＦ領域２４が形成されている。例文帳に追加

An RESURF region 24 is formed so as to surround a high-potential logic region 25 with an isolation region 30 interposed therebetween, in which a sense resistance 9 and a first logic circuit 26 which are applied with a high potential are formed. - 特許庁

複数の電気熱変換素子と複数の電気熱変換素子を駆動する複数のスイッチング素子と複数のスイッチング素子を駆動するロジック回路とを搭載したヘッド基板に以下の構成を加える。例文帳に追加

The following constitution is added to the head substrate, on which a plurality of electrothermic transducing elements and a plurality of switching elements for driving a plurality of the electrothermic transducing elements and a logic circuit for driving a plurality of the switching elements. - 特許庁

これによりロジック回路５０３，５０４の占有面積に制限されることなく画素マトリクス回路５０２（画像表示領域）の占有面積を広げることが可能となる。例文帳に追加

This arrangement makes it possible to expand an area occupied by the pixel matrix circuit 502 (image display area) without being limited by the area occupied by the logic circuits 503, 504. - 特許庁

かかる電源閉鎖方法は、フロップベースを主とするロジック回路設計において効率的で、且つ、回路管理設計を大量に減少させることが可能である。例文帳に追加

Such a method of powering off is efficient in flop-based logic circuit design and is able to greatly reduce the management design of circuits. - 特許庁

これにより、パルスを基盤にゲーテッドクロック信号を発生するようにクロックゲーテッドロジック回路を実現することによってゲーテッドクロック信号をより早く生成することが可能である。例文帳に追加

The pulse generator generates a pulse signal in response to a clock signal, and the precharged latch generates a gated clock signal in response to the clock signal, the pulse signal, and a control signal. - 特許庁

ランダムロジック回路ブロック５０に給電する環状電源配線５２は、環状電源配線３２との交差を避けるため、複雑な形状となっている。例文帳に追加

An encircling power wire 52 for supplying power to a random logic circuit block 50 is formed to have a complicated shape, in order to avoid crossing the encircling power wire 32. - 特許庁

回路ブロックＣＢ１〜ＣＢＮは、データ線を駆動するための少なくとも１つのデータドライバブロックＤＢと、データドライバブロックＤＢの制御を行うロジック回路ブロックＬＢを含む。例文帳に追加

The circuit blocks CB1-CBN include, at least one data driver block DB for driving a data line, and a logic circuit block LB for controlling the data driver block DB. - 特許庁

シリコン基板１０１に、容量素子１３０を有するメモリ部１０２とロジック回路を有するロジック部１０４と、メモリ部１０２とロジック部１０４との間に設けられた境界部１０６を設ける。例文帳に追加

A memory part 102 having a capacitive element 130, a logic part 104 having a logic circuit and a boundary part 106 installed between the memory part 102 and the logic part 104 are installed in a silicon substrate 101. - 特許庁

従来の物理層チップに設けられている３つ目のアナログポート４ｃを取り除き、ロジック回路３から出力されるデジタル信号を直接チップ１の外に出し、ロジックテスタ９で検出する。例文帳に追加

A third analog port 4c, arranged in a conventional physical layer chip, is removed, a digital signal outputted from a logic circuit 3 is put directly outside the chip 1 and it is detected by a logic tester 9 detects. - 特許庁

マスク形成工程の増加を抑制し、また、低温の熱処理で組み立てられた従来のロジック回路形成用の工程を低耐圧部に適用する際でも工程変更の必要がなく、開発期間の短縮化を図ることができる。例文帳に追加

To reduce a development period without any need for changing processes when applying a conventional process for forming a logic circuit that has been assembled by low-temperature heat treatment to a low breakdown voltage part by suppressing the increase in mask formation processes. - 特許庁

ロジック回路が、コンデンサＣの両端の各々と、電圧測定回路１０との間に設けられた２つの測定スイッチＳ_21、Ｓ_22のうち、測定スイッチＳ_21の方を先にオンした後に、測定スイッチＳ_22をオンする。例文帳に追加

A logic circuit turns on a measuring switch S_22 after first turning on a measuring switch S_21 among the two measuring switches S_21 and S_22 each provided between both ends of the capacitor C and the voltage measuring circuit 10. - 特許庁

これにより、分周比の変更時にＰＬＬ１２が周波数の安定したクロックを発生するまでの期間が存在しても、内部ロジック回路１９はバイパスクロック４１により正常に動作する。例文帳に追加

Thus, even when there exists a period until the PLL 12 can generate a clock with a stable frequency in changing the frequency division ratio, the internal logic circuit 19 is normally operated by the bypass clock 41. - 特許庁

可変電流源を備えた基準コンデンサを用いて被比較電圧を生成し、被比較電圧と基準電圧を比較器によって比較し、電位差をロジック回路によってデジタル信号に変換する。例文帳に追加

A voltage to be compared is generated using a reference capacitor having a variable current source, a comparator compares the voltage to be compared with a reference voltage, and a logic circuit converts their potential difference into a digital signal. - 特許庁

メモリチップ１０３Ｂは試験対象となるメモリ回路を備え、ロジックチップ１０３Ａは、内部ロジック回路２０と、これに電気的に接続されたテスト処理回路２１とを備える。例文帳に追加

The memory chip 103B is equipped with a memory circuit which is a test object, and the logic chip 103A is equipped with an internal logic circuit 20 and a test processing circuit 21 electrically connected thereto. - 特許庁

TTLレベル入力（0〜5V）に対応しHiレベル入力電圧V_IH＝2V(min)、Loレベル入力電圧V_IL ＝0.8V(max)の74HCTタイプCMOSゲート素子10によってロジック回路を構成する。例文帳に追加

A logic circuit is structured by a 74HCT type CMOS gate element 10 of Hi level input voltage VIH=2 V(min) and Lo level input voltage VIL=0.8 V(max) in correspondence to a TTL level input (0 to 5 V). - 特許庁

半導体装置は、第１電圧、高い第２電圧を供給されるロジック回路３０、第１、第２電圧、高い第３電圧を供給されるメモリ部２０を備える。例文帳に追加

The semiconductor device is equipped with the logic circuit 30 to which the first voltage and higher second voltage are supplied, and a memory section 20 to which the first, second voltages and higher third voltage are supplied. - 特許庁

操作部ＩＣ３５からの制御信号及びロジック回路２９からの制御信号は、それぞれ変調回路３７，３１で周波数変調した後に信号コード１６，４５を通して送信される。例文帳に追加

A control signal from the control part IC 35 and a control signal from a logic circuit 29 are modulated in a frequency by means of modulation circuits 37 and 31 respectively, and then, transmitted via the signal cords 16 and 45. - 特許庁

画素アレイの光学特性とロジック回路の演算特性との両方を容易に満足させることのできるＣＭＯＳイメージセンサ及びその製造方法を提供する。例文帳に追加

To provide a CMOS image sensor configured to readily satisfy both optical characteristics of a pixel array and arithmetic characteristics of a logic circuit, and a method of manufacturing the CMOS image sensor. - 特許庁

地磁気センサ１の携帯電話機への搭載時において、コントロールロジック回路１１は地磁気センサ回路１２から周囲磁場に対する測定値を読み込み、該測定値からオフセット値を得て、ヒューズメモリ１３に記憶する。例文帳に追加

When the geomagnetism sensor 1 is installed in a portable telephone, the control logic circuit 11 reads the measurement values pertaining to the ambient magnetic field from the geomagnetism sensor circuit 12, obtains the offset value from the measurement values, and stores them in the fuse memory 13. - 特許庁

ドライバ用ロジック回路ブロックＬＢが含むトランジスタＮＴＲ２、ＰＴＲ２は、高速Ｉ／Ｆ回路ブロックＨＢ用の第１導電型ウェルＮＷＬＨの領域以外の領域に形成される。例文帳に追加

Transistors NTR2 and PTR2 included in the logic circuit block for drivers LB is formed in a region outside of the region of the primary conductive well NWLH for the high-speed I/F circuit block HB. - 特許庁

出力バッファの出力端子からロジック回路とラッチ回路で構成されるラッチ制御回路２ａ、２ｂに出力バッファ制御信号が出力される。例文帳に追加

The output of the circuit 2a is inputted as a switching signal of a three-state buffer 14 to decide whether the circuit 14 should be used or not. - 特許庁

ロジック回路の形成領域（１１４）は、所定の精度で光近接補正処理された第１領域（１１４ｂ，１７０）と、所定の精度より低い精度で光近接補正処理された第２領域（１１４ａ，１８０）とを備える。例文帳に追加

A logic circuit forming region (114) has first regions (114b, 170) subjected to optical proximity correction with a predetermined accuracy and second regions (114a, 180) subjected to the optical proximity correction with an accuracy lower than the predetermined accuracy. - 特許庁

このとき、メモリセル部においては、ゲート電極を兼ね、かつ第１の不純物濃度とされたワード線を残し、ロジック回路部においては、第２の不純物濃度とされたゲート電極を残す。例文帳に追加

A word line 8a which also serves as a gate electrode 8b and has the first impurity concentration is left at the memory cell part, and the gate electrode 8b which has the second impurity concentration is left at the logic circuit part. - 特許庁

フォトダイオードで感知された光を電気信号に処理してデータ化するＣＭＯＳロジック回路部分のコンタクト形成領域の面積を最小化することにより、高集積化されたＣＭＯＳイメージセンサを提供する。例文帳に追加

To provide a highly integrated CMOS image sensor, by minimizing the area of a contact-forming region of a CMOS logic circuit portion, which processes the light sensed by a photodiode into an electrical signal and converts it into data. - 特許庁

ロジック回路に入力のクロック信号がＨｉ及びＬｏ期間のどちらでもその停止やレベルの異常を検出し、異常時にはデジタル信号処理ブロックをリセットする。例文帳に追加

To detect the halt or level abnormality of a clock signal inputted to a logic circuit during either of the high-level period and low-level period of the clock signal, and to reset a digital signal conditioning block when abnormal conditions are encountered. - 特許庁

システムＬＳＩ中のロジック回路の基板電位を制御する電源スイッチを設け、スタンバイ時にスイッチを遮断してリーク電流を低減する。例文帳に追加

A power switch is provided for controlling a substrate potential of the logic circuit in the system LSI, and the leak current is reduced by shutting off the switch at the standby. - 特許庁

高速シリアルＩ／Ｆ回路３０の物理層回路４０は、第２の半導体チップ２０の短辺である辺ＳＢ１側に配置され、ロジック回路６０は、辺ＳＢ１に対向する辺ＳＢ３側に配置される。例文帳に追加

A physical circuit 40 of the I/F circuit 30 is arranged on a side SB1 side being a short side of the second semiconductor chip 20, and a logic circuit 60 is arranged on a side SB3 side opposite to the side SB1. - 特許庁

また、温度センサ１の動作時において、コントロールロジック回路１１は、初期値および補正値をヒューズメモリ１３から読み出し、該値を用いて温度センサ回路１２の測定値を補正する。例文帳に追加

In addition, during operation of the temperature sensor 1, the control logic circuit 11 reads the initial value and the compensated value from the fuse memory 13, and compensates measuring values of the temperature sensor circuit 12 by using the values. - 特許庁

つまり、活性化信号ＥＮがリークカットトランジスタをオンするタイミングがロジック回路ユニット毎に異なるため、電源線ＶＬにかかる電源電圧供給時の負荷が軽減される。例文帳に追加

Namely, a load at the time of supply of a power supply voltage to be applied to a power line VL is relieved since timing when the activation signal EN turns on a leakage cut transistor is different by every logic circuit unit. - 特許庁

コストアップすること無く、簡素なロジック回路の構成によって異常気筒を検出することのできる多気筒内燃機関の異常気筒検出装置を提供する。例文帳に追加

To provide a device for detecting abnormal cylinders of a multi- cylinder internal combustion engine without increasing costs, which can detect the abnormal cylinders by the composition of a simple logic circuit. - 特許庁

フィルタ部１のロジック回路１３は、進み信号/PU 、遅れ信号/PV 及びＶＣＯ２の出力信号OUT から位相進み信号PF及び位相遅れ信号PDを生成する。例文帳に追加

A logic circuit 13 of a filter section 1 generates a phase forward signal PF and a phase delay signal PD from a lead signal/FU, a lag signal/PV and an output signal OUT of a VCO 2. - 特許庁

Ｔ／Ｍ＿ＥＣＵ２４に、多重通信ライン３０とは別系統の、各制御系のロジック回路に信号を出力する信号線２４ｂ〜２４ｇを設ける。例文帳に追加

A T/M-ECU 24 is provided with signal lines 24b-24g for delivering signal to a logic circuit of respective control circuit independently from a multiplex communication line 30. - 特許庁

アナログ電源回路で動作するクロック信号発生回路からのクロック信号を、デジタル電源回路で動作するロジック回路へ伝送する際に異なる電源系統間の乗換えに起因してクロックジッタが発生する。例文帳に追加

To solve the following problem: when transmitting a clock signal from a clock signal generation circuit operating by an analog power source circuit to a logic circuit operating by a digital power source circuit, clock jitter is generated due to transfer between different power source systems. - 特許庁

第１〜第Ｎの回路ブロックＣＢ１〜ＣＢＮの１つはロジック回路ブロックＬＢであり、他の１つは記憶されるデータの少なくとも一部がユーザによってプログラム可能なプログラマブルＲＯＭブロック２０である。例文帳に追加

One of the first-N-th circuit blocks CB1-CBN is a logic circuit block LB, and another one is a programmable ROM block 20 in which at least a part of data to be stored can be programmed by a user. - 特許庁