「"ロジック回路"」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

メモリブロック１３近傍のＩ／Ｏ部２０にローカルロジック回路２１を設けることにより、メモリブロック１３とローカルロジック回路とのデータ伝送を高速化している。例文帳に追加

Data transmission speed between a memory block 13 and a local logic circuit is increased by providing a local logic circuit 21 in an I/O section 20 near the memory block 13. - 特許庁

メモリ回路４およびロジック回路６はそれぞれウェハー２上でマトリクス状に配列した概ね矩形の領域内に形成し、そして、メモリ回路４およびロジック回路６を横方向で交互に配列する。例文帳に追加

Memory circuits 4 and logic circuits 6 are formed in rectangular areas arranged on a wafer 2 in a matrix-like state in such a way that the circuits 4 and 6 are alternately arranged in the transversal direction. - 特許庁

少なくともロジック回路ブロックを含む半導体集積回路において、半導体集積回路の電源用パッドとロジック回路ブロックの電源ラインとを接続する電源配線、及び／又は、半導体集積回路のグランド用パッドとロジック回路ブロックのグランドラインとを接続するグランド配線の抵抗値を下げる。例文帳に追加

To lower the resistance value of a power-supply wiring connecting a pad for a power supply for a semiconductor integrated circuit and a power supply line of a logic-circuit block and/or a ground wiring connecting the pad for a ground for the semiconductor integrated circuit and a ground line for the logic-circuit block in the semiconductor integrated circuit including at least the logic-circuit block. - 特許庁

パターニングされたレジスト層に基づいてロジック回路領域内の第１導電層をパターニングし、ロジック回路領域内に絶縁ゲート電界効果トランジスタのゲート電極を形成し、パターニングされたストッパ層に基づいてロジック回路領域内の素子分離領域の上方にダミーゲート層を形成する。例文帳に追加

Patterning is applied on the first conductive layer in the logical operation circuit area based on the resist layer processed by patterning while the gate electrode of an insulation gate electric field effect transistor is formed in the logical operation circuit area and a dummy layer is formed above the element separating area in the logical operation circuit area based on the stopper layer processed by patterning. - 特許庁

また、ＤＲＡＭ領域のキャパシタ対向電極２０等とロジック回路領域の第４メタル配線Ｍ４、ＤＲＡＭ領域の第２のキャパシタ蓄積電極２５とロジック回路領域の第５メタル配線Ｍ５、ＤＲＡＭ領域の電源電圧線２８とロジック回路領域の第６メタル配線Ｍ６とをそれぞれ共通の配線層として同時形成する。例文帳に追加

Further, a capacitor counter electrode 20, etc., in the DRAM region and a fourth metal wiring M4 in the logic circuit region, a second capacitor storage electrode 25 in the DRAM supply and a fifth metal wiring M5 in the logic circuit region, and a power voltage line 28 in the DRAM region and a sixth metal wiring M6 in the logic circuit region are simultaneously formed as common wiring layers. - 特許庁

イメージセンサの製造方法は、ロジック回路領域とピクセル領域との基板上に絶縁膜を形成するステップと、ピクセル領域３１０とロジック回路領域３２０との境界部分３３０において、前記ロジック回路領域から前記ピクセル領域へ進むにしたがって、小さな厚さを有するフォトレジストパターンを形成するステップと、前記絶縁膜をエッチバックするステップとを含む。例文帳に追加

The method for manufacturing the image sensor includes steps of: forming an insulating film on a substrate of a logic circuit region and a pixel region; forming a photoresist pattern having a thickness which changes smaller from the logic circuit region toward the pixel region in boundary portions 330 of the pixel region 310 and the logic circuit region 320; and carrying out etch-back of the insulating film. - 特許庁

ＭＯＳトランジスタ１０５に過電流が流れると、ロジック回路１１０内のトランジスタがＯＮして過電流検出信号を出力する。例文帳に追加

When the overcurrent flows to the MOS transistor 105, the transistor inside the logic circuit 110 is turned on and overcurrent detection signals are outputted. - 特許庁

マクロとユーザロジック回路との間の遅延故障を検出するマクロ境界テストにおいて必要なテストパタンの数を減少させる。例文帳に追加

To reduce the number of test patterns necessary for a macro boundary test in detecting delay failure between a macro and a user logic circuit. - 特許庁

ロジック回路３７は、検出信号Ｓ１、Ｓ２、Ｓ３に基づいた制御波形をドライブ回路３８に出力する。例文帳に追加

The logic circuit 37 outputs control waveform based on the detection signals S1, S2, S3 to a drive circuit 38. - 特許庁

半導体メモリ回路部とロジック回路部とを有するシステムＬＳＩを構成する半導体装置において、システムＬＳＩの歩留まりを高くする。例文帳に追加

To improve yield of system LSI in a semiconductor device constituting a system LSI having a semiconductor memory circuit section and a logic circuit section. - 特許庁

パケット処理回路２０は、ワイヤードロジック回路により構成され、パケットに含まれるデータに応じて、フィルタリングなどの処理を実行する。例文帳に追加

The packet processing circuit 20 is formed by a wired logic circuit and executes processing such as filtering according to the data contained in the packet. - 特許庁

クロック信号発生器はクロックツリーが合成される時、基準クロック信号の終端として認識されない付加ロジック回路を含む。例文帳に追加

The clock signal generator includes an additional logic circuit without being recognized as a terminal of the reference clock signal when the clock tree is composed. - 特許庁

一つのＣＰＵと二重化ＰＩＯ切替ロジック回路５を用いるだけで安価にＰＩＯモジュールの二重化が可能となる。例文帳に追加

Thus, the PIO modules can be inexpensively duplicated only by using one CPU and the duplicated PIO switching logic circuit 5. - 特許庁

ロジック回路（Ｌｏｇｉｃ）とディレイ回路（Ｄｅｌａｙ）と処理回路とを有する半導体装置が提供される。例文帳に追加

This semiconductor device has a logic circuit (Logic), a delay circuit (Delay), and a processing circuit. - 特許庁

レジスタ６の保持内容に応じて、ロジック回路８は、たとえば、暗号処理や、画像処理等の、マイコンでは時間を要してしまう処理を実行する。例文帳に追加

The logic circuit 8 executes processing that requires time in a microcomputer, such as encryption processing and image processing in accordance with content stored in the register 6. - 特許庁

レジスタ、過電圧検出回路およびロジック回路を有しているプログラマブル集積回路デバイスを提供すること。例文帳に追加

To provide a programmable integrated circuit device having a register, overvoltage detection circuitry and logic circuitry. - 特許庁

受信側に復調回路３０，４１が設けられ、制御信号を復調してロジック回路２８，ホッパー駆動ＩＣ４０に入力する。例文帳に追加

Demodulation circuits 30 and 41 are arranged on the receipt side for demodulating the control signals and inputting them in a logic circuit 28 and a hopper driving IC 40. - 特許庁

ロジック回路ブロックＬＢと、プログラマブルＲＯＭブロック２０とは、第１の方向Ｄ１に沿って隣接して配置されてなる。例文帳に追加

The logic circuit block LB and the programmable ROM block 20 are arranged adjacently along a first direction D1. - 特許庁

結晶質半導体膜の製造方法、結晶質半導体膜、半導体素子、液晶表示装置、ロジック回路、電子機器および噴霧装置例文帳に追加

CRYSTALLINE SEMICONDUCTOR FILM AND ITS MANUFACTURING METHOD, SEMICONDUCTOR ELEMENT, LIQUID CRYSTAL DISPLAY, LOGIC CIRCUIT, ELECTRONIC EQUIPMENT, AND SPRAYING DEVICE - 特許庁

半導体装置１は、ロジック回路２とメモリ回路３及びメモリ回路３のテスト用のＢＩＳＴ回路４を有している。例文帳に追加

A semiconductor device 1 has a logic circuit 2, a memory circuit 3, and a BIST circuit 4 for testing the memory circuit 3. - 特許庁

ロジック回路が指定するワード線選択アドレスＲＡ０〜ＲＡ８は、メモリマクロ側でそのまま使用する。例文帳に追加

Word line selection addresses RA0-RA8 specified by the logic circuit are used at a memory-macro side as it is. - 特許庁

アップストリームポート回路１０と、複数のダウンストリームポート回路６０−１〜６０−ｎと、ハブロジック回路４０と、を含む。例文帳に追加

The data transfer control device includes an upstream port circuit 10, a plurality of downstream port circuits 60-1 to 60-n, and a hub logic circuit 40. - 特許庁

各ロジック回路に安定したクロック信号を供給する事が可能な半導体集積回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit that supplies a stabilized clock signal to each of logic circuits. - 特許庁

その際のデータ信号ＤＡＴＡは、レジスタ６に保持されるロジック回路８に対する制御コマンドや、処理のための入力データである。例文帳に追加

At the time, a data signal DATA is a control command for a logic circuit 8 held in the register 6 or input data for processing. - 特許庁

ディレイ回路は、ロジック回路の論理演算処理に並列し、入力信号を遅延して第２の信号を出力する。例文帳に追加

The delay circuit delays an input signal and outputs a second signal in parallel to logical operation processing of the logic circuit. - 特許庁

電源制御装置はパルス周波変調器と発振器と比較器とロジック回路を含んで、外部系統回路を駆動するものである。例文帳に追加

The power supply controller includes a pulse frequency modulator, an oscillator, a comparator, and a logic circuit, and drives an external system circuit. - 特許庁

ＢＩＳＴロジック回路を含むＩＰブロックとＢＩＳＴコントロール部とを備えることを特徴とする内蔵型セルフテスト回路を有するＳＯＣ。例文帳に追加

This SOC with built-in self-test circuit comprises an IP block including a BIST logic circuit and a BIST control part. - 特許庁

ＳＯＩ基板上に高品質の非ＳＯＩ領域を形成することができ、ロジック回路とＤＲＡＭを同一半導体チップに効果的に集積する。例文帳に追加

To form a high-quality non-SOI region on an SOI substrate, and to effectively integrate a logic circuit and a DRAM on the same semiconductor chip. - 特許庁

ロジック回路製造プロセスで製造される不揮発性メモリセルを有する半導体記憶装置のコア構成を提供する。例文帳に追加

To provide a core constitution of a semiconductor memory having a nonvolatile memory cell manufactured by a logic circuit manufacturing process. - 特許庁

入力されたクロック信号によって動作タイミングを合わせるフリップフロップ等のロジック回路２を基板６上に設ける。例文帳に追加

A logic circuit 2 like a flip-flop which adjusts operation timing by using an inputted clock signal is arranged on a substrate 6. - 特許庁

さらに、ポートロジック回路２２は、ＣＰＵ２３の指令に基づいて、制御信号ＤＡＴＡ，ＣＬＫ，ＬＡＴを半導体チップＣＰｂに送信する。例文帳に追加

Further, the port logic circuit 22 transmits control signals DATA, CLK, and LAT to the semiconductor chip CPb based upon commands of the CPU 23. - 特許庁

集積回路装置はデータドライバブロックＤＢとメモリブロックＭＢとロジック回路ブロックＬＢを含む。例文帳に追加

The integrated circuit device includes a data driver block DB, a memory block MB, and a logic circuit block LB. - 特許庁

レジスタ６の保持内容に応じて、ロジック回路８は、たとえば、暗号処理や、画像処理等の処理時間のクリティカルパスを担当する。例文帳に追加

The logic circuit 8 takes charge of a critical path of a processing time such as cipher processing and picture processing, in accordance with holding contents of the registers 6. - 特許庁

基板１上に搭載されるドライバＩＣ３は、ＩＣ内部に駆動回路用グランド配線とロジック回路用グランド配線とを別々に有する。例文帳に追加

The driver IC 3 mounted on a board 1 separately has ground wiring for a driving circuit, and ground wiring for a logic circuit inside the IC. - 特許庁

ＤＬＬ部はインターフェースロジック回路部から出力される信号によってクロック信号を生成する。例文帳に追加

A DLL section generates a clock signal by a signal outputted from the interface logic circuit section. - 特許庁

液体レンズ駆動回路１０は、ＤＣ−ＤＣコンバータ１２、発振器１４、パルス幅変調器１６および制御ロジック回路１８を有している。例文帳に追加

A fluid lens drive circuit 10 has a DC-DC converter 12, an oscillator 14, a pulse width modulator 16 and a control logic circuit 18. - 特許庁

データドライバブロックＤＢ１、ＤＢ２は、階調電圧生成回路ブロックＧＢとロジック回路ブロックＬＢの間に配置される。例文帳に追加

The data driver blocks DB1, DB2 are disposed between the gradation voltage generating circuit block GB and the logic circuit block LB. - 特許庁

ラッチ手段１ａ〜１ｄのそれぞれには、ロジック回路３に入力されるデータＤ１が並列に入力される。例文帳に追加

Data D1 supplied to a logic circuit 3 are inputted to respective latch units 1a to 1d in parallel. - 特許庁

制御部６のロジック回路部６ａは、パルス信号の立ち上がりエッジ間の時間を時間データとしてレジスタに格納する。例文帳に追加

The logic circuit 6a in a control section 6 stores the time between the rising edges of the pulse signal, as time data, in a register. - 特許庁

ロジック回路に電圧を印加する電源からの電圧供給が不安定となった場合に素子基板が正常に動作しないことを防止する。例文帳に追加

To prevent an element substrate from not normally operating in the case the power supply from a power source applying voltage to a logic circuit becomes unstable. - 特許庁

上位階層復元回路５はＣＰＵ４に形成され、また、下位階層復元回路８はハードワイヤードロジック回路により形成されている。例文帳に追加

The circuit 45 is formed in a CPU 4 and the circuit 8 is configured with a hard wired logic circuit. - 特許庁

駆動用ロジック回路領域３には、画像データを一時的に保持する保持回路などが形成されている。例文帳に追加

A circuit for holding an image data temporarily is formed in the driving logic circuit region 3. - 特許庁

制御ロジック回路５は、デルタシグマ変調器１０１の出力に結合され、制御信号Ｒｃｏｎを生成する。例文帳に追加

The control logic circuit 5 is connected to the output of the delta-sigma modulator 101 and generates the control signal Rcon. - 特許庁

ロジック回路（ＤＦＦ回路）６…は、２段のラッチ回路１１，１２と、クロック信号反転回路１３とからなる。例文帳に追加

The logic circuit (DFF circuit) 6, etc., are composed of two latch circuits 11 and 12 and a clock signal inversion circuit 13. - 特許庁

ロジック回路部は、ドレイン−ドレイン接続層３１ａ、３１ｂと同じレベルの位置に、配線層を有さない。例文帳に追加

The logic circuit part is not provided with any wiring layer at the portion in the same level as that of the drain/drain connection layers 31a and 31b. - 特許庁