「"Parallel Computer"」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To practically execute a program operating on a parallel computer with an optimum data distribution pattern when it is prepared.例文帳に追加

並列計算機上で動作するプログラムの作成時、実際に最適なデータ分散パターンで実行できるようにすることを課題とする。 - 特許庁

To provide a parallel computer system in which crossbars of the same structure are applied and a communication path width and the number of connectable nodes are made variable.例文帳に追加

同一構造のクロスバを適用して、通信パス幅と接続可能なノード数を可変にした並列計算機システムを提供する。 - 特許庁

To provide a parallel computer capable of automatically detecting troubles caused during computation using the parallel computer, and automatically handle the troubles, in an environment requiring a long time for a single computation, such as design optimization using an evolutionary algorithm.例文帳に追加

進化的アルゴリズムを用いた設計最適化などのように1度の計算に長時間を要する環境において、並列計算機を用いた計算の際に生じるトラブルを自動的に検知し、それらのトラブルに自動的に対処することが可能な並列計算機を提供する。 - 特許庁

To provide a shared bus type parallel computer by which a desired number of high speed processors based on newest technique are operated in parallel.例文帳に追加

最先端の技術による高速プロセッサを、所望の個数並列に動作させることが可能な共有バス型並列計算機を提供する。 - 特許庁

The arithmetic block of the plane computer has an address generator 3 and a parallel computer 4 and performs parallel operation after adjusting the plane area data.例文帳に追加

面計算機の演算ブロックは、アドレスジェネレータ３と並列計算機４とを有して、面領域データを調整したのち、並列演算を行う。 - 特許庁

To improve the utilization efficiency of computer resources by reducing a scheduling error accompanying job execution in a parallel-computer system.例文帳に追加

並列計算機システムにおいて、ジョブ実行に伴うスケジューリング誤差を削減し、計算機資源の利用効率を向上させることが課題である。 - 特許庁

To eliminate the waiting time that is caused by inter-processing synchronization and to maximize the throughput when a loosely coupled parallel computer performs communication between CPUs.例文帳に追加

疎結合並列コンピュータにおけるＣＰＵ間の交信において、処理間の同期により生じる待ち時間をなくし、スループットを最大にする。 - 特許庁

Observation signals from the directional microphones 21, 22,..., 2n are fed to a parallel computer 12 through an A/D converter 11.例文帳に追加

各指向性マイクロホン２１，２２，…，２ｎにより観測された観測信号はＡ／Ｄ変換器１１を介して並列コンピュータ１２に入力される。 - 特許庁

METHOD FOR INVOKING ANALYSIS ROUTINE ON PARALLEL COMPUTER SYSTEM, PROGRAM, AND SYSTEM (PROGRAM INVOCATION FROM QUERY INTERFACE TO PARALLEL COMPUTING SYSTEM)例文帳に追加

並列コンピュータ・システム上の分析ルーチンを呼び出す方法、プログラム、及びシステム（クエリ・インターフェースから並列コンピュータ・システムに対するプログラム呼び出し） - 特許庁

A host computer 1 assigns operation regions obtained by dividing a weather prediction object region to respective CPUs of the parallel computer 2.例文帳に追加

ホスト計算機１は、この並列計算機２に対し、各ＣＰＵそれぞれに気象予測対象領域を分割した演算領域を割り付ける。 - 特許庁

To provide a parallel computer system for quickly executing barrier synchronization processing while efficiently preventing the breakdown of the standby state of a message in barrier synchronization.例文帳に追加

バリア同期のメッセージの待ち合わせ状態の破壊を効率良く防止しつつ、高速でバリア同期処理を実行する並列計算機システムを提供する。 - 特許庁

To establish the reduction of a workload and the accurate reproduction of the timing of communication in the case of evaluating the network performance of a parallel computer by simulation.例文帳に追加

並列計算機のネットワーク性能をシミュレーションによって評価する際に、作業負担の軽減と通信のタイミングの正確な再現とを両立させる。 - 特許庁

To provide a parallel computer system and a start processing method therefor, with which start processing can be surely executed in a short time and reliability is improved.例文帳に追加

立上げ処理を短時間で確実に実行でき、信頼性の向上した並列計算機システム及びその立上げ処理方法を提供することにある。 - 特許庁

To provide a matrix vector product operation system capable of reducing the number of times of synchronization and quickly calculating the product of a random sparse matrix and a vector on a shared memory vector parallel computer.例文帳に追加

同期回数を減らし、共有メモリベクトル並列計算機上でランダムスパース行列とベクトルとの積を高速に実行可能な行列ベクトル積演算システムを提供する。 - 特許庁

The controller 30 selects an execution node for executing a program, excluding the faulty node detected from the plural computation nodes included in the parallel computer 10.例文帳に追加

また、制御装置３０は、並列計算機１０が有する複数の計算ノードから検出された故障ノードを除いて、プログラムを実行させる実行ノードを選択する。 - 特許庁

To enable a distributed memory type parallel computer, with which data are transferred by a SEND/RECV model, to properly execute a program including a block to which execution by a specified processor is designated.例文帳に追加

SEND/RECV モデルでデータ転送を行う分散メモリ型並列計算機において、特定プロセッサでの実行を指定されたブロックを含むプログラムを正しく実行できるようにする。 - 特許庁

To efficiently drive plural processors and to shorten job processing time in the case of processing plural jobs such as parameter surveys by a parallel computer system.例文帳に追加

パラメータサーベイのような複数のジョブを並列計算機システムで処理する場合において、複数のプロセッサを効率よく稼動させ、ジョブの処理時間の短縮を図る。 - 特許庁

In order to constitute the parallel computer for dividing processing and making the plurality of CPUs perform parallel processing, closed bus spaces (10) and (12) are formed by hollow bodies (2) and (4).例文帳に追加

処理を分割し、複数のＣＰＵに並列的に処理させる並列コンピュータを構成するために、中空体（２）（４）により閉じられたバス空間（１０）（１２）を形成する。 - 特許庁

PVM (Parallel Virtual Machine) is a software package that permits a heterogeneous collection of Unix computers hooked together by a network to be used as a single large parallel computer. 例文帳に追加

PVM(並列仮想マシン)は,ネットワークによって接続された異機種集積のユニックスコンピュータを,単一の大型並列コンピュータのように使用できるようにするソフトウェア・パッケージである． - コンピューター用語辞典

To provide a parallel computer system allowing prevention of false detection of a failure even when reply return is delayed or when data transmission breaks off because a computer comes into a high load state.例文帳に追加

コンピュータが高負荷状態となってリプライ返却が遅れたり、データ送信がとぎれるような場合にも、障害の誤検出を防ぐことが可能な並列コンピュータシステムを提供する。 - 特許庁

To calculate an estimation index of parallel performance such as parallel efficiency of a parallel computer system by one-time measurement, without requiring multiple-time measurement performed while changing the number of processors.例文帳に追加

並列計算機システムの並列効率などの並列性能の評価指標算出を、プロセッサ数を変えながら行う複数回の測定を不要とし、１回の測定で行うこと。 - 特許庁

To perform efficient parallel processing for various data storage methods by a memory decentralized parallel computer which solves simultaneous linear equations by an iterative solution.例文帳に追加

反復解法により連立一次方程式を解くメモリ分散型並列計算機において、多様なデータ格納方法に対応して効率的な並列処理行うことが課題である。 - 特許庁

METHOD FOR SOLVING SIMULTANEOUS LINEAR EQUATIONS BY USING PARALLEL COMPUTER SYSTEM, METHOD FOR NUMERICAL SIMULATION IMPLEMENTATION USING SAME, CIRCUIT SIMULATION IMPLEMENTING METHOD, AND ELECTRONIC STATE CALCULATING METHOD例文帳に追加

並列計算機システムを用いた連立一次方程式の求解方法とこれを用いた数値シミュレーション実行方法、回路シミュレーション実行方法及び電子状態計算方法 - 特許庁

To provide information processors of parallel computers, a parallel computer system, and a control method which perform selection of a path to an information processor of a communication partner separately from communication transmission.例文帳に追加

通信相手の情報処理装置までの経路選択を通信の送信とは分離して行う並列計算機の情報処理装置、並列計算機システム、制御方法を提供する。 - 特許庁

To provide a parallel computer system capable of improving the reliability of a system by excluding a calculation node being in a situation that the abnormal termination may be generated during the calculation, from an object in advance.例文帳に追加

計算途中で異常終了を起こすような状況にある計算ノードを事前に対象から除外して、システムの信頼性を向上させる並列計算機システムを提供する。 - 特許庁

To present a part to be corrected to a programmer so as to correct a program into one which can be efficiently processed in parallel by a parallel computer without using dynamic indices in executing the program.例文帳に追加

プログラムの実行時における動的な指標を使用することなく、並列計算機によって効率的に並列処理可能なプログラムへ修正するための、修正箇所をプログラマへ提示することができる。 - 特許庁

To efficiently allocate jobs to respective processors when parallel processing is performed by using a parallel computer constituted by connecting a host computer and plural processors by a common bus.例文帳に追加

ホスト計算機と、複数のプロセッサとが共通のバスにより接続されて構成される並列計算機を用いて並列処理を行う場合において、効率良く、各プロセッサにジョブの割り当てを行う。 - 特許庁

To provide a parallel-computer capable of improving high reliability by performing integration/separation in each switch device without integrating/separating the whole interconnection network from operational nodes.例文帳に追加

演算ノードからの相互結合網全体の切り離し組み込みを行うことなく、スイッチ装置単位で組み込み切り離しを行うことにより、高信頼性を向上させる並列計算機の提供。 - 特許庁

To provide an arithmetic processing unit having excellent extensibility of a system as the whole parallel computer system, and allowing easy speed-up of performance correspondingly to extension of the system.例文帳に追加

並列計算機システム全体としてのシステムの拡張性に優れるとともに、システムの拡張に対応させて性能の高速化を実現することが容易な演算処理ユニットを提供すること。 - 特許庁

A compiler apparatus for generating an object program for processing linked data on a distributed memory parallel computer generates a real node being a node holding actual data, and a virtual node being a node which does not hold the actual data but has a link structure, and uses the real node and the virtual node to thereby achieve pseudo-distribution arrangement of the linked data on the distributed memory parallel computer.例文帳に追加

分散メモリ並列計算機上でリンクドデータを扱うためのオブジェクトプログラムを生成するコンパイラ装置において、実際のデータを保持するノードである実ノードと、前記実際のデータは保持せずにリンク構造を保持するノードである仮想ノードとを生成し、前記実ノード及び前記仮想ノードを用いることにより、前記リンクドデータの前記分散メモリ並列計算機上での擬似的な分散配置を実現する。 - 特許庁

A parallel computer 100 and a parallel computer 200 comprise: a plurality of processor elements 1-5 which can perform a parallel process while simultaneously inputting data; and a PE allocation determining device 8 which performs an input allocation of the data for the processor elements so that each running time of the processor elements 1-5 is equally set when inputting the data fewer than the number of these processor elements 1-5.例文帳に追加

並列計算機１００及び並列計算機２００は、データを同時に入力して並列処理を可能とした複数のプロセッサエレメント１〜５と、これらのプロセッサエレメント１〜５の数よりも少ないデータを入力するときに、プロセッサエレメント１〜５の各々の稼動時間が互いに等しくなるように、プロセッサエレメントに対してデータの入力割り付けを行うＰＥ割付決定装置８と、を備える。 - 特許庁

To conduct the inclusion/exclusion inspection processing of a processor range at a high speed in a compiler compiling a program specifying the used processor range in each processing range executed and paralleled by a parallel computer.例文帳に追加

並列コンピュータで実行され且つ並列化させる処理範囲毎に使用するプロセッサの範囲が規定されるプログラムをコンパイルするコンパイラにおいて、プロセッサの範囲の包含・排他の検査処理を高速化すること。 - 特許庁

The parallel computer includes a side unit 6 which is stored on a lateral side in lateral direction T2 within a rack while being detachably connected to a side part of a node 2, and a clamping mechanism 7 which clamps the side unit 6 to the node 2.例文帳に追加

ノード２の側部に着脱可能に接続してラック内の左右方向Ｔ２の側面側に収容されるサイドユニット６と、サイドユニット６をノード２に圧着させる圧着機構７とを備えて構成する。 - 特許庁

To reduce the size of a shared variable for barrier synchronism and to confirm whether barrier synchronism is established or not with a little arithmetic quantity in the case of barrier synchronism between plural CPUs composing a parallel computer.例文帳に追加

並列計算機を構成する複数のＣＰＵ間でバリア同期をとる際、バリア同期用の共有変数のサイズを小さくでき、バリア同期が成立したか否かを少ない演算量で確認できるようにする。 - 特許庁

Cache memories 3-1 to 3-n are provided in cache memory devices 2 attached to respective processors 1 of the parallel computer and different consistency management systems are assigned to the respective cache memories 3-1 to 3-n.例文帳に追加

並列計算機の各プロセッサ１に付随するキャッシュメモリ装置２内に複数のキャッシュメモリ３−１〜３−ｎを設け、それぞれのキャッシュメモリ３−１〜３−ｎにそれぞれ別の一貫性管理方式を割り当てる。 - 特許庁

The parallel computer 12 processes the observation signals received from the directional microphones 21, 22,..., 2n by blind signal separation method and takes out the source signals while separating based on the observation signals.例文帳に追加

並列コンピュータ１２においては、指向性マイクロホン２１，２２，…，２ｎから送られた観測信号を上述したブラインド信号分離法により処理し、観測信号に基づいて混合前の源信号を分離して取り出す。 - 特許庁

To provide a parallel computer capable of selecting a low-power consumption execution method by a plurality of processors when parallel processing is carried out on data with a known processing time requirement within a limit time by means of a plurality of processors.例文帳に追加

処理に要する時間が既知であるデータ量を制約時間内に複数のプロセッサを用いて並列処理する際に、複数のプロセッサによる消費電力量を抑えた実行方式を選定できる並列計算装置を得る。 - 特許庁

To perform a high speed interprocessor communication by avoiding the competition between networks even when a parallel computer system comprises a communication route with complicated networks or there are a large number of processors used for parallel calculation.例文帳に追加

並列計算機システムが通信経路が複雑なネットワークを持って構成されている場合、あるいは、並列計算で使用するプロセッサが非常に多くなるような場合にも、ネットワークの競合を回避して高速なプロセッサ間通信を行う。 - 特許庁

This parallel computer system executing the plurality of simulations in parallel has: a plurality of worker nodes 2 executing the plurality of simulations; and a master node 1 controlling the plurality of worker nodes 2 to manage and control the plurality of simulations.例文帳に追加

複数のシミュレーションを並列して実行する並列計算機システムは、複数のシミュレーションを実行する複数のワーカーノード２と、この複数のワーカーノード２を制御し複数のシミュレーションを管理制御するマスターノード１とを備える。 - 特許庁

To advance an efficient data processing by sufficiently displaying the function of a cache memory irrelevantly to the properties of memory access by an application program running on a decentralized common memory type parallel computer system.例文帳に追加

分散共有メモリ型の並列計算機システムにおいて動作させているアプリケーションプログラムのメモリアクセスの性質に左右されることなく、キャッシュメモリの機能を充分に発揮させ、効率的なデータ処理を進めることができるようにする。 - 特許庁

Input information 102 having information 104 on processor group division for dividing the processors used for the parallel calculation so as to be rectangular on the networks is inputted into processors forming the parallel computer system.例文帳に追加

並列計算で使用するプロセッサをネットワーク上で矩形となるようにグループに分割するためのプロセッサグループ分割情報１０４を持つ入力情報１０２が、並列計算機システムを構成するプロセッサに入力される。 - 特許庁

An interface used to build and perform a database query may be used to invoke a complex analysis routine on a parallel computer system 152 to analyze query results obtained by performing the database query.例文帳に追加

データベース・クエリのビルド及び実行に使用されるインターフェースを使用することにより、並列コンピュータ・システム１５２上の複雑な分析ルーチンを呼び出して、前記データベース・クエリの実行によって取得されるクエリ結果を分析することができる。 - 特許庁

Alternatively, a user may build a query that includes specific conditions evaluated by an analysis routine on the parallel computer system 152 as opposed to a case selecting an analysis routine after receiving query results.例文帳に追加

別法として、ユーザは、（クエリ結果を受信した後に分析ルーチンを選択する場合と対照的に）前記並列コンピュータ・システム１５２上の分析ルーチンによって評価される特定の条件を含むクエリをビルドすることができる。 - 特許庁

A parallel computer system is provided with: a plurality of nodes which include a processor and a communication part; and switches for connecting the plurality of nodes.例文帳に追加

プロセッサと通信部を含むノードを複数備え、前記複数のノードを接続するスイッチとを備えた並列計算機システムにおいて、前記ノードとスイッチとを接続する第１のネットワークと、前記複数のノードを部分的に接続する第２のネットワークと、を備える。 - 特許庁

To provide a parallel computer, which enables inexpensive construction of a three-dimensional network by reducing cable length, high density mounting without disturbance of supply of cooling air to nodes, and further improvement in maintenance property.例文帳に追加

ケーブル長を短くして安価に３次元ネットワークシステムを構築することを可能にし、ノードへの冷却風の供給を阻害することなく高密度実装を可能にし、さらにメンテナンス性を向上させることを可能にした並列計算機を提供する。 - 特許庁