「"s d()"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Source/drain regions S/D are provided on the gate electrode 15 on the substrate 11.例文帳に追加

ゲート電極１５の両側の基板１１にはソース／ドレイン領域Ｓ／Ｄが形成されている。 - 特許庁

Then, such relationships are set to be satisfied as: Ca≥ε_0×ε×S/d and 7d≤P/2.例文帳に追加

その場合、Ｃａ≧ε_０×ε×Ｓ／ｄ、且つ、７ｄ≦Ｐ／２の関係を満たすようにする。 - 特許庁

The user can freely change the direction or position of the scale image S ((d) and (e)).例文帳に追加

使用者は、スケール画像Ｓの向きや位置を自在に変えることができる（ｄ）（ｅ）。 - 特許庁

To simultaneously attain to the lowering of S/D diffused layer resis tance and the decrease in gate parasitic capacity.例文帳に追加

Ｓ／Ｄ拡散層抵抗の低減とゲート寄生容量の低減を動じ実現する。 - 特許庁

Also, the S/D ratio corresponding to the number of printed sheets is controlled so that a lowering amount of the S/D ratio lowered with the increase in the number of printed sheets may become small with the increase in the number of printed sheets.例文帳に追加

また、印字枚数の増加に伴って低下されるＳ／Ｄ比の低下量が、印字枚数の増加に伴って少なくなるように、印字枚数に対応するＳ／Ｄ比が制御される。 - 特許庁

Different values (S, S+D, S+2D to S+127D) in one period of generated pseudorandom numbers are set as initial values for generating the periodic pseudorandom numbers with respect to each of a plurality of element processors PE0-PE127.例文帳に追加

複数の要素プロセッサPE0〜PE127の夫々に対し、周期的な擬似乱数を発生するための初期値として、該発生する擬似乱数の一周期内における異なる値（S，S+D，S+2D，・・・，S+127D）を設定する。 - 特許庁

The trapezoidal line current command generating section generates the slant region of the trapezoidal line current command signals d_r^*, d_s^*, d_t^* based on expressions; (where, d_s^*, d_t^* are line current conduction ratios, and the phase angle ϕ is 0≤ϕ≤π/3).例文帳に追加

上記台形波状線電流指令生成部は、台形波状線電流指令信号ｄ_r^*,ｄ_s^*,ｄ_t^*の傾斜領域を、 (ただし、ｄ_s^*,ｄ_t^*は線電流通流比、位相角φは０≦φ≦π／３)に基づいて生成する。 - 特許庁

The driving unit 12 is electrically connected to at least six stator magnetic poles 11, and controls variation in magnetic polarity of the stator magnetic poles 11 by drive signal S_d.例文帳に追加

駆動ユニット１２は６ステータ磁極１１と少なくとも電気的に接続されていて、駆動信号S_dによって、ステータ磁極１１の極性変化をコントロールする。 - 特許庁

The area ratio (S_c/S_d) of the overlap area S_c of an overlap part of the electric equipment box 15 with the region T, to the area S_d of the region T is 0.09 or less.例文帳に追加

そして、領域Ｔの面積Ｓ_ｄに対する電装品箱１５が領域Ｔと重なる部分の重なり面積Ｓ_ｃの面積比（Ｓ_ｃ／Ｓ_ｄ）が０．０９以下である。 - 特許庁

A diffusion layer S/D for use as a source or drain region is formed in the semiconductor substrate 11 corresponding to both sides of the floating gate FG.例文帳に追加

浮遊ゲートＦＧの両側に対応する半導体基板１１内にソース又はドレイン領域としての拡散層Ｓ／Ｄが形成されている。 - 特許庁

Ions are injected into the polysilicon layer adjacent to the gate electrode to form a raised S/D area 30.例文帳に追加

ゲート電極に隣接するポリシリコン層にイオン注入し、隆起したＳ／Ｄ領域３０を形成する。 - 特許庁

A pair of source/drain regions S/D are provided on the surface of the semiconductor substrate across the channel region.例文帳に追加

１対のソース／ドレイン領域Ｓ／Ｄが、チャネル領域を挟むように半導体基板の表面に設けられる。 - 特許庁

Ions are implanted into the substrate 10 through the S/D contact opening 50, and a slightly doped drain region is formed.例文帳に追加

Ｓ／Ｄ接点開口部５０を通じてイオンを基板１０内に注入し、軽くドープしたドレーン領域を形成する。 - 特許庁

A loopback signal is generated by looping a synchro signal back to an S/D converter 4 and digitizing it.例文帳に追加

シンクロ信号をＳ／Ｄ変換器４にループバックしてディジタル化することによりループバック信号を生成する。 - 特許庁

Source/drain diffusion layers S, D are formed within the supporting board so as to sandwich a channel region under the first part of the gate electrode.例文帳に追加

ソース／ドレイン拡散層Ｓ、Ｄは、ゲート電極の第１部分の下方のチャネル領域を挟むように支持基板内に形成される。 - 特許庁

An S/D extension 36 is formed after narrowing a line width of the gate hardmask more than that of the gate electrode.例文帳に追加

ゲートハードマスクの線幅をゲート電極よりも狭くした後、Ｓ／Ｄエクステンション３６を形成する。 - 特許庁

Since the region S/D becoming the bit line is formed by two steps, its width can be arranged without increasing the cell area.例文帳に追加

ビット線となる領域Ｓ／Ｄを２回に分けて形成するので、その幅をセル面積の増大なく揃えることができる。 - 特許庁

A plug opening is formed in the raised source/drain(S/D) blocks and a contact plug 62 is formed in the plug opening.例文帳に追加

隆起ソース／ドレーン（Ｓ／Ｄ）ブロックにプラグ開口部を形成し、プラグ開口部内に接点プラグ６２を形成する。 - 特許庁

A deviation signal S-C is amplified by an amplifying circuit 36 and an amplification signal S-D is formed into an offset signal S-E having a positive value by an offset circuit 37.例文帳に追加

偏差信号Ｓ_C は増幅回路３６で増幅され、増幅信号Ｓ_D はオフセット回路３７で正の値のオフセット信号Ｓ_E とされる。 - 特許庁

The gate 46 is formed in the gate opening and raised source/drain(S/D) blocks 40 and 42 are formed in the source/drain openings.例文帳に追加

ゲート開口部にゲート４６を形成し、ソース／ドレーン開口部内に隆起ソース／ドレーン（Ｓ／Ｄ）ブロック４０，４２を形成する。 - 特許庁

The S/D sidewall 10 is provided while laying the circumferential edge thereof on the circumferential edge of the opening in an isolation region 3.例文帳に追加

Ｓ／Ｄサイドウォール１０は、その周縁を素子分離領域３の開口周縁上に重ねた状態で設けられている。 - 特許庁

To apply a sufficient stress to a channel region to materialize an embedded S/D (source-drain) region by an epitaxial growth having no shape abnormality.例文帳に追加

チャネル領域に十分な応力を与え、形状異常のないエピタキシャル成長による埋め込みＳ／Ｄ（ソース・ドレイン）領域を実現する。 - 特許庁

Digital video signals S_D sequentially-sent from a camera head unit 2 are stored in an image memory unit 12.例文帳に追加

カメラヘッドユニット２から順次送られてくるデジタル映像信号Ｓ_Ｄは画像メモリ部１２に保存される。 - 特許庁

The S/D ratio is controlled to be the highest value immediately after starting the use of the developing device 24, and controlled to be a low value with an increase in the number of printed sheets.例文帳に追加

Ｓ／Ｄ比は、現像器２４の使用開始直後では最も高い値に制御され、印字枚数の増加に伴って低い値に制御される。 - 特許庁

Coordinate values of the apex position Q to be measured of the object 60 are found based on a phase α included in the detection signal S_D(t).例文帳に追加

検出信号Ｓ_D（t）に含まれる位相αから、被対象物の測定すべき頂点位置の座標値を求めることができる。 - 特許庁

The first and second LDDs, the contact plugs and the raised S/D regions reduce a single channel effect(SCE).例文帳に追加

本発明の第一及び第二のＬＤＤ、接点プラグ及び隆起Ｓ／Ｄ領域は単チャンネル効果（ＳＣＥ）を減少させる。 - 特許庁

To form an image in an S-D mode and a D-D mode and to arrange recording paper on which an image has already formed, in page order.例文帳に追加

Ｓ−ＤおよびＤ−Ｄモードで画像を形成し、画像形成後の記録紙を頁順に並べる。 - 特許庁

To maintain developability, and to provide an excellent image, even when an S-D gap, a material condition of a developer, a shape of a magnetic brush and the like are changed.例文帳に追加

Ｓ−Ｄギャップや現像剤の材料的状態、磁気穂の形状等が変化しても、現像性を保ち、良好な画像を得る。 - 特許庁

Here, it is connected with the S' + D signal from a coupling device on the path 12 to eliminate what it is except the distortion component D.例文帳に追加

こゝにおいて経路１２の結合装置３８からＳ′＋Ｄ信号と歪成分Ｄ以外を消去するように結合される。 - 特許庁

To provide a MOS transistor including a Schottky-S/D structure having small interface resistance Rc.例文帳に追加

界面抵抗Ｒｃが小さいＳｃｈｏｔｔｋｙ−Ｓ／Ｄ構造を含むＭＯＳトランジスタを提供すること。 - 特許庁

The above purpose is attained by setting to be a≥b>S, (a/D)≥(b/D)=0.2 to 0.4 and S/D≥0.12.例文帳に追加

そして、この場合に、ａ≧ｂ＞Ｓ、（ａ／Ｄ）≧（ｂ／Ｄ）＝０．２〜０．４、Ｓ／Ｄ≧０．１２とする事により、上記課題を解決する。 - 特許庁

The conductive layer is flattened and an S/D block 62 protruding on the stepped insulation layer is formed.例文帳に追加

導電層を平面状化し、階段形状絶縁層上に隆起したＳ／Ｄブロック６２を形成する。 - 特許庁

An S-D plot correcting means, which is a third processing step, executes S-D conversions, estimates distortions due to the differences in the sensitivities of the fluorescent dyes by using a nonparametric smoothing method and outputs to an output device the gene expression strength data, whose distortions due to the differences in the sensitivities of the fluorescent dyes are corrected.例文帳に追加

第三処理過程であるＳ−Ｄプロットによる補正手段は、Ｓ−Ｄ変換を行い、蛍光色素の感度の違いによる歪みをノンパラメトリック平滑化法によって推定し、蛍光色素の感度の違いによる歪みを補正した遺伝子発現強度データを出力装置に出力する。 - 特許庁

The semiconductor device comprises an NMOS transistor 1 having a gate (G) connected with a high potential side terminal VDD, and a PMOS transistor 2 having a gate (G) connected with a low potential side terminal GND wherein the source or drain (S/D) of the NMOS transistor 1 is connected electrically with the source or drain (S/D) of the PMOS transistor 2.例文帳に追加

高電位側の端子ＶＤＤにゲート（Ｇ）を接続したＮＭＯＳトランジスタ１と、低電位側の端子ＧＮＤにゲート（Ｇ）を接続したＰＭＯＳトランジスタ２とを有し、ＮＭＯＳトランジスタ１のソースまたはドレイン（Ｓ／Ｄ）と、ＰＭＯＳトランジスタ２のソースまたはドレイン（Ｓ／Ｄ）とを電気的に接続する。 - 特許庁

In the device 1 for checking confidentiality, a first observation equivalence decision part 31 decides whether or not execution results show observation equivalence on the basis of the execution result S(d) of the computer system 10 based on one set of data d and an execution result S'(d) of a second computer system 15 based on d' which satisfies equivalence relation with d.例文帳に追加

秘匿性検査装置１において、第１の観測等価性判定部３１は、１組のデータｄに基づくコンピュータシステム１０の実行結果Ｓ（ｄ）と、ｄと同値関係を満たすｄ’に基づく第２のコンピュータシステム１５の実行結果Ｓ’（ｄ）とに基づいて実行結果が観測等価となるか否かを判定する。 - 特許庁

Moreover, the interval S of the permeation preventing electrodes in a direction perpendicular to a signal electrode is made to be D<S and also 2≤S/D≤2.4 with respect to the interval D of signal electrodes.例文帳に追加

しみ込み防止電極は、信号電極と垂直な方向の間隔Ｓが、信号電極の間隔Ｄに対して、Ｄ＜Ｓであって、かつ、２≦Ｓ／Ｄ≦２．４である。 - 特許庁

The outside dimension S of the abutting member formed into a curved shape is smaller than the inside diameter dimension of a female screw portion 42 and the diameter of a through hole 43 (S<D).例文帳に追加

この湾曲した形状の当接部材の外形寸法Ｓは、雌ねじ部４２の内径寸法及び貫通穴４３の直径より小さな寸法である（Ｓ＜Ｄ）。 - 特許庁

To prevent unevenness of density or the like of a toner image which is caused by deposition of a scattering toner to a spacer which holds an S-D gap between a developing sleeve and a photoreceptor drum.例文帳に追加

現像スリーブと感光ドラムとの間のＳ−Ｄギャップを保持するスペーサに飛散トナーが付着することに起因するトナー像の濃度ムラ等を防止する。 - 特許庁

A sub-gate electrode 152 is formed so as to be isolated from the main gate electrode 151 in the extended direction of the main gate electrode 151, and the source/drain area S/D is formed in the same way.例文帳に追加

主ゲート電極１５１の延長方向に主ゲート電極１５１から離間した副ゲート電極１５２が形成され、同様にソース／ドレイン領域Ｓ／Ｄが形成されている。 - 特許庁

In the programming mode, a programming voltage Vpp is supplied across a main electric path such as a source-drain channel S-D.例文帳に追加

プログラミングモード中に、プログラミング電圧Ｖｐｐが、トランジスタ４の主導電路を挟んで、例えばソース−ドレイン・チャネルＳ−Ｄを挟んで、供給される。 - 特許庁

An STI area 12 which separates adjacent active areas in a semiconductor substrate is provided and a gate electrode 16 and an S/D expansion part 20 are manufactured in the active areas.例文帳に追加

半導体基板内にて隣接する活性領域を分離するＳＴＩ領域１２が提供され、ゲート電極１６及びＳ／Ｄ拡張部２０が活性領域内で製造される。 - 特許庁

To provide an improved metal-oxide-semiconductor field effect transistor (MOSFET) device with stress-inducing structures located at the source and drain (S/D) regions.例文帳に追加

ソースおよびドレイン（Ｓ／Ｄ）領域に位置する応力誘導構造を備えた改良された金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を提供することにある。 - 特許庁

To provide a manufacturing method of a semiconductor device which can reduce the resistance of an S/D layer of a MOS transistor formed on an SOI substrate and reduce its parasitic capacity, and to provide the semiconductor device.例文帳に追加

ＳＯＩ基板に形成されるＭＯＳトランジスタのＳ／Ｄ層について、その抵抗を小さくすることができ、且つ、その寄生容量を低減できるようにした半導体装置の製造方法及び半導体装置を提供する。 - 特許庁

To provide a semiconductor device for ensuring sufficient gate overlap with no deterioration of short channel characteristics, and having an S/D extension layer of low electric resistance, and to provide a method of manufacturing the same.例文帳に追加

短チャネル特性の劣化無しに十分なゲートオーバーラップを確保し、かつ電気抵抗の低いＳ／Ｄ−Ｅｘｔ．層を有する半導体装置およびその製造方法を得ることを目的とする。 - 特許庁

After the annealing processing, an S/D preinjection processing for forming the source/drain regions of the MOS transistor and an LDD injection processing for forming the impurity diffusing regions for LDD are performed.例文帳に追加

このアニール処理後にソース・ドレイン領域を形成するＳ／Ｄ前注入処理と、ＬＤＤ用不純物拡散領域を形成するＬＤＤ注入処理とを行う。 - 特許庁