「ぱわーとらんじすた」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

ダンパレジスタの加熱エレメント２を制御するために、プリント回路基板１０に直接に取り付けられたパワートランジスタ１９が設けられている。例文帳に追加

A power transistor 19 directly fitted to a printed circuit board 10 is provided to control a heating element 2 of the damper resistor. - 特許庁

電源回路はパワートランジスタのオンオフ制御によって入力電圧に応じた出力電圧を負荷に供給する。例文帳に追加

This power supply circuit feeds an output voltage corresponding to an input voltage to a load by on/off-controlling the power transistor. - 特許庁

Ｘ帯からＫｕ帯にわたる高周波領域で動作する大きなサイズのパワートランジスタを用いた高出力増幅器において、低インピーダンスの入力整合回路を実現すると共に実装ばらつきを低減する。例文帳に追加

To attain a low impedance input matching circuit and to reduce packaging variation in a high output amplifier using a large size power transistor which operates a high frequency band from an X band to a Ku band. - 特許庁

キー（３０）によって開始すべきスイッチング動作は、キーパッドベース（１０）とメンブランキーパッド（１）とを取り囲むキャリア（５）の形をした閉じたユニット内で行われ、スイッチング接点は湿気防止のために密閉されたメンブランキーパッド（１）内に位置し、より具体的には、コマンドのレジストレーションは密閉したメンブランキーパッド内で行われ、キーパッドベース（１０）のスイッチングプランジャ（１１）は始動機能のみを有する。例文帳に追加

A switching operation to be started by a key 30 is executed in a closed unit in the form of the carrier 5 for surrounding the keypad base 10 and the membrane keypad 1, a switching contact is positioned in the airtight membrane keypad 1 for preventing humidity, more concretely, the registration of the command is executed in the airtight membrane keypad and the switching plunger 11 of the keypad base 10 is provided with only a starting function. - 特許庁

昇温指令信号が出力された場合には、プリント配線基板上に実装されている１乃至複数個のパワートランジスタの中の１乃至複数のパワートランジスタを強制的に導通させ、その発熱で半導体デバイスを加熱する。例文帳に追加

When the temperature rise instruction signal is outputted, one or more power transistors among one or more power transistors mounted on the printed wiring board are forcedly conducted, and the semiconductor device is heated by this heat. - 特許庁

撮像装置１１０は、撮影時に設定された第１及び第２の撮影時設定パラメータ（ホワイバランス及びホワイトバランスシフト）に応じて撮影を行った結果得られた画像データを再現像して表示する。例文帳に追加

An imaging device 110 redevelops and displays image data obtained by performing photographing depending on first and second photographing time setting parameters (a white balance and a white balance shift) that are set at the time of photographing. - 特許庁

ハイサイドＮＭＯＳパワートランジスタ４０１のゲート・ソース間に、ハイサイドプルダウンＮＭＯＳトランジスタ６０１と抵抗Ｒ１の直列回路を接続し、そのハイサイドプルダウンＮＭＯＳトランジスタ６０１のゲートをハイサイドプリドライバ３００ＨのＰＭＯＳトランジスタ３０５のゲートに接続する。例文帳に追加

A series circuit of a high-side pull-down NMOS transistor 601 and a resistor R1 is connected between a gate and a source of a high-side NMOS power transistor 401, and a gate of the high-side pull-down NMOS transistor 601 is connected to a gate of a PMOS transistor 305 of a high-side pre-driver 300H. - 特許庁

有用性分類部１０１が文献ＤＢ１１に記憶された遺伝子及びタンパク質について書かれた文献をキーワード検索して、検索の結果、得られたキーワードの出現頻度を色彩と対応させて一覧表示する。例文帳に追加

A usability classification part 101 retrieves a document about genes and proteins stored in a document DB 11 by use of a keyword, and the appearance frequency of the keyword obtained as the result of retrieval is listed in homologizing to a color. - 特許庁

前記インシュレイテッド・ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）からなるパワートランジスタは、電気抵抗が低いという特徴を有するため、内燃機関用点火コイルにおける一次側コイルに大電流を流すことができる。例文帳に追加

Since the power transistor formed of the insulated gate bipolar transistor (IGBT) has a characteristic that electrical resistance is low, a large current can be made to flow in the primary coil of the ignition coil for the internal combustion engine. - 特許庁

第２のＮ型薄膜トランジスタＮ２は、そのゲート電極を第２キャパシタＣ２の第２端に、ソース電極を第１基準電圧源ＹＶＤＤに、ドレイン電極を第１キャパシタＣ１の第２端にそれぞれ接続する。例文帳に追加

For the second n-type thin-film transistor N2, its source electrode is connected to the second end of the second capacitor C2, its source electrode to the first reference voltage source YVDD, and its drain electrode to the second end of the first capacitor C1. - 特許庁

Ｎチャネルトランジスタは、ＶＳＳに結合したソースと、第２の昇圧された、または非昇圧のパワーゲーティング制御信号を受取るためのゲートと、スイッチングされた内部ＶＳＳ電源を形成するドレインとを有する。例文帳に追加

An N-channel transistor includes a source coupled to a VSS, a gate for receiving a second boosted or non-boosted power gating control signal, and a drain for forming a switched internal VSS power source. - 特許庁

第１の導電体パターン１２のインダクタンス、および第１の導電体パターン１２と第２の導電体パターン１７との間の浮遊容量により、トランジスタ１１のコレクタ側の電圧をベース側へ正帰還して発振させる。例文帳に追加

A collector-side voltage of the transistor 11 is oscillated by positively feeding it back to the base side by means of inductance of the conductor pattern 12 and stray capacitance between the first and second conductor patterns 12 and 17. - 特許庁

また、図１に示す半導体集積回路は、ｐ型ＭＯＳトランジスタまたはｎ型トランジスタの一方に高しきい値特性のトランジスタを用いた論理ゲート（Ｇ１，Ｇ２）を有するため、回路を伝播する２相の信号（立ち上がりおよび立ち下り）のうちの何れか一方の信号経路に高しきい値特性のトランジスタを選択的に挿入することが可能になる。例文帳に追加

Further, the semiconductor integrated circuit shown in Fig. has logic gates (G1, G2) using transistors such that either of a p-type MOS transistor and an n-type transistor has high threshold characteristics, so the transistor having the high threshold characteristics is selectively inserted into a signal path of either of signals (rising and falling) of two phases propagated in the circuit. - 特許庁

半導体光源１０へ供給される電流のバイパス経路ＢｙであってＮチャネル電界効果型トランジスタＭ１と半導体光源１０との第２接続ノードＮ２を一端とするバイパス経路Ｂｙを形成するようにバイパス抵抗ＲＢを設けた。例文帳に追加

A bypass resistor RB is provided to form a bypath By of a current supplied to the semiconductor light source 10 having one end that is a second connection node N2 of the N channel field effect transistor M1 and the semiconductor light source 10. - 特許庁

遅延回路１２は、信号レベルが、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２のオン、オフに対応づけられて切り替わるパルス信号Ｓ０を受ける。例文帳に追加

A delay circuit 12 receives pulse signals S0 whose signal level is switched corresponding to the on and off of the high side transistor M1 and the low side transistor M2. - 特許庁

ディスク駆動装置１のクランパ４１は、ピックアップホルダ３が上側に揺動した状態で前記ターンテーブル３１に圧着することにより、前記ターンテーブル３１とともにディスクを挟持する。例文帳に追加

By the clamper 41 of a disk driving device 1, a disk is held between the turntable 31 and the clamper 41 by press-fixing to the turntable 31 in the state a pickup holder 3 is rocked to the upper side. - 特許庁

パワートランジスタ１１０は、実装される回路基板１２０の開口部１２１内に配置され、回路基板１２０の下方には、パワートランジスタ１１０が止着部材１５１により脱着自在に止着された第１放熱板１３０が配置されている。例文帳に追加

A power transistor 110 is arranged in an opening 121 of a circuit board 120 to be mounted, and a first heat slinger 130 wherein the power transistor 110 is screwed by a screwing member 151 in freely attachable/detachable manner is arranged under the circuit board 120. - 特許庁

ｎチャネル型電界効果トランジスタ１０と、ｐチャネル型電界効果トランジスタ３０とを有する半導体装置において、ｎチャネル型電界効果トランジスタ１０のゲート電極１５を覆う応力制御膜１９には、膜応力が引張応力側の膜を用いる。例文帳に追加

In a semiconductor device having an n-channel field effect transistor 10 and a p-channel field effect transistor 30, as a stress control film 19 covering a gate electrode 15 of the n-channel field effect transistor 10, a film having film stress in a tension stress side is used. - 特許庁

ＭＯＳトランジスタ４上の層間絶縁膜３と電極パッド２との間にポリイミド膜から成る応力緩和膜９が介在している。例文帳に追加

A stress-relaxing film 9 constituted of a polyimide film is interposed between the interlayer insulating film 3 on the MOS transistor 4 and the electrode pad 2. - 特許庁

パワートランジスタの発熱や配線抵抗によるトランジスタ特性の劣化を防止すると共に、配線の断線を防止した半導体装置を提供する。例文帳に追加

To provide a semiconductor device that prevents transistor characteristics from deteriorating owing to heat generation of a power transistor and wiring resistance, and that prevents a wiring line from being broken. - 特許庁

主制御基板３０は、図柄組み合わせゲームの開始時に変動パターンを決定し、その変動パターンを統括制御基板３１、表示制御基板３２及び音・ランプ制御基板３３に指示する。例文帳に追加

The main control board 30 determines the variation pattern at the start of the symbol combination game and gives the variation pattern as the direction to an administrative control board 31, a display control board 32 and a sound/lamp control board 33. - 特許庁

その後、第２のＰｏｌｙＳｉ層２５をパターニングすることで、キャパシタの上部電極６を形成すると共に、第１のトランジスタの第１のゲート電極１１を形成する。例文帳に追加

Then, the PolySi layers 25 are patterned, and an upper electrode 6 on the capacitor is formed and a first gate electrode 11 of the first transistor is formed. - 特許庁

ブートストラップコンタクトパッドに接続されたブートストラップコンデンサ（１０３）は、また、ハイ側トランジスタを選択的に制御するハイ側ゲート駆動装置（１１１）に接続されている。例文帳に追加

Also, a bootstrap capacitor (103) connected to the bootstrap contact pad is connected to a high side gate drive device (111) which selectively controls the high side transistor. - 特許庁

液晶表示パネルの一対の透明基板のうち裏面側の透明基板３の薄膜トランジスタ等形成領域には、１つのゲート電極９１を備えた薄膜トランジスタ及び画素電極９８が形成されている。例文帳に追加

A thin film transistor provided with one gate electrode 91 and a pixel electrode 98 are formed in a thin film transistor forming area of a transparent substrate 3 on the back side out of a pair of transparent substrates of a liquid crystal display panel. - 特許庁

バンプ１６を介してパワートランジスタ領域１２ａ上に、第２の放熱板１７が直接装着されている。例文帳に追加

A second heat sink 17 is mounted directly on the power transistor region 12a with a bump 16. - 特許庁

パワーＭＯＳトランジスタに流れるドレイン電流を良好に検出できる電流検出回路を提供する。例文帳に追加

To provide a current detection circuit by which a drain current flowing in a power MOS transistor can be detected satisfactorily. - 特許庁

制御装置６０は、パワートランジスタＱ１１の温度に基づいて冷却素子１１４への電流供給量を制御し、これにより冷却素子１１４の冷却能力を制御してパワートランジスタＱ１１の温度変動を抑制する。例文帳に追加

The controller 60 controls the current supply amount to the cooling element 114 based on the temperature of the power transistor Q11, thus controlling the cooling capability of the cooling element 114 to restrain the temperature fluctuation of the power transistor Q11. - 特許庁

解決しようとする課題は、静電誘導トランジスタを最終段に用いたオーディオ用パワーアンプにおいて、スピーカをドライブするチョークコイルを不要とし、且つ、出力用静電誘導トランジスタの特性選別も容易になり、正負のバランスのよいアンプを提供することである。例文帳に追加

To provide an amplifier that dispenses with a choke coil driving a speaker, facilitates the selection of characteristics of a static induction transistor for output, and improves negative/positive balance in a power amplifier for audio using a static induction transistor for the final stage. - 特許庁

制御部３は電源１１、電流源１２、コンパレータＣＭＰ１、抵抗Ｒ１、及びスイッチＳＷ１が設けられ、ＰｃｈパワーＭＯＳトランジスタＰＭＴ１のオン・オフ動作を制御する。例文帳に追加

The control unit 3 includes a power supply 11, a current source 12, a comparator CMP1, a resistor R1, and a switch SW1; and controls on/off operation of the Pch power MOS transistor PMT1. - 特許庁

寄生ＰＮＰトランジスタの誤動作および周辺回路のラッチアップよる回路誤動作を防止できるパワートランジスタおよびそれを用いた半導体集積回路を提供する。例文帳に追加

To provide a power transistor and a semiconductor integrated circuit capable of preventing a malfunction of a parasitic PNP transistor and a circuit malfunction due to latchup of peripheral circuit. - 特許庁

Ｐｃｈ ＭＯＳトランジスタＰＭＴ３のドレインと低電位側電源Ｖｓｓの間に設けられた抵抗Ｒ４及びＲ５で抵抗分割された帰還電圧Ｖｂが、コンパレータＣＭＰ１の（＋）ポートに出力される。例文帳に追加

A feedback voltage Vb resistively divided by the resistors R4, R5 provided between the low potential side power supply Vss and a drain of the Pch MOS transistor PMT3 is output to a (+) port of the comparator CMP1. - 特許庁

制御部１６は、ロードスイッチトランジスタ１３を動作して直流電源部１１とトランス１２とを電気的に接続させた状態で、パワースイッチトランジスタ１４を動作してトランス１２に直流電源電圧を昇圧させる。例文帳に追加

While a load switch transistor 13 is actuated to electrically connect a DC power supply section 11 with a transformer 12, a control section 16 actuates a power switch transistor 14 to cause the transformer 12 to boost a DC power supply voltage. - 特許庁

ホースに内圧が加わっていないときの外径をＤ１とし、クランプ１０で保持されているときの外径をｄ１とし、（Ｄ１−ｄ１）×１００／Ｄ１にて圧縮率を定義したときに、クランプ１０は、ホースを１〜２０％の圧縮率で保持する。例文帳に追加

The clamp 10 holds the hose with the compression ratio of 1 to 20%, and the compression ratio is defined as (D1-d1)×100/D1, where D1 is an outside diameter when no internal pressure is applied to the hose, and d1 is an outside diameter when the hose is held by the clamp 10. - 特許庁

ダイオード３のアノード領域と横型ＰＮＰトランジスタ２が形成される第１の島領域８の分離領域７とが電気的に接続され、ダイオード３のカソード領域とパワーＮＰＮトランジスタ４コレクタ領域とが電気的に接続される。例文帳に追加

The anode region of the diode 3 is electrically connected to the separating region 7 of a first island region 8, in which a horizontal pnp transistor 2 is formed and the cathode region of the diode 3 is electrically connected to the collector region of an NPN power transistor 4. - 特許庁

画素Ｐは、走査線Ｘ及び信号線Ｙに接続し選択パルスに応答して導通するトランジスタＴｒと、導通したトランジスタＴｒを介して信号が書き込まれる画素電極と、書き込まれた信号を保持する補助容量Ｃｓとからなる。例文帳に追加

A pixel P consists of a transistor Tr which is connected to a scanning line X and a signal line Y and made conductive in response to a selection pulse, a pixel electrode to which the signal is written through the conductive transistor Tr and the auxiliary capacitance Cs which holds the written signal. - 特許庁

コンパレータ７は、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａ以内である期間だけＰチャネルトランジスタ４および１０をＯＮにすることにより第１および第２の定電流源による電流の出力を行わせる。例文帳に追加

A comparator 7 turns on P-channel transistors 4, 10 to output the currents from the first and second constant current sources as long as a charge voltage V1 of the capacitor 5 is within a reference voltage Va. - 特許庁

また、コンパレータ１，２がそれぞれパワーダウン状態となっていても、ＮＭＯＳトランジスタ２０，２１により各出力信号がローレベルに固定される。例文帳に追加

Even though both of the compactors 1 and respectively are at power down state each output signal is fixed to a low level by NMOS transistors 20 and 21. - 特許庁

５００メガヘルツを超える周波数で動作し、５ワットを超える電力を放散するパワートランジスタが効率的に動作する半導体ダイとそのパッケージを提供する。例文帳に追加

To provide a semiconductor die and its package in which a power transistor radiating power exceeding 5 W operates efficiently at a frequency exceeding 500 MHz. - 特許庁

ドレイン電流は出力トランジスタの電圧出力と同じ画像情報を含むので、ローパスフィルタ出力とハイパスフィルタ出力を組み合わすことで画像情報が得られる。例文帳に追加

The drain current includes the same image information as a voltage output of an output transistor, so that image information can be obtained by combining the low-pass filter output and the high-pass filter output. - 特許庁

シフトレジスタに設けられたパルス出力回路において、パルスの出力が行われない非選択期間にゲート電極がオンするように浮遊状態となっているトランジスタのゲート電極に定期的に電位を供給することを特徴としている。例文帳に追加

In the pulse output circuit provided on the shift register, electric potential is supplied periodically to the gate electrode on the transistor that is in a floating state, such that the gate electrode is turned on during the non-selective phase, when pulse is not being output. - 特許庁

パワーＭＯＳＦＥＴ１０から放熱されて、トランジスタ１８〜１３には温度勾配が形成されるものの、抵抗素子３０〜３６の共通接続端子４０〜４５からトランジスタ１８〜１３に分圧電圧４０〜Ｖ４５が入力される。例文帳に追加

Although a power MOSFET 10 radiates heat to form a temperature gradient across the transistors 18 to 13, common connection terminals 40 to 45 of resistance elements 30 to 36 input divided voltages V40 to V45 to the transistors 18 to 13. - 特許庁

車両用発電制御装置５は、パワートランジスタ５１、電圧制御回路５３、主電源回路５４、副電源回路５５等を備える。例文帳に追加

The generation controller 5 for vehicle is provided with a power transistor 51, a voltage control circuit 53, a main power circuit 54, a sub-power circuit 55, and the like. - 特許庁

斜板式プランジャポンプのスワッシュプレートを支持する揺動軸受の保持器の軸方向長さのコンパクト化を図る。例文帳に追加

To reduce the shaft directional length of a cage of a rocking bearing for supporting a swash plate of a swash plate type plunger pump. - 特許庁

ワード線がゲートに接続されたセルトランジスタと、セルトランジスタのソースとドレインとの間に一端と他端の電極がそれぞれ接続された強誘電体キャパシタとを有するメモリセルを備え、このメモリセルが複数個直列に接続されたメモリセルブロックを有する。例文帳に追加

The integrated circuit apparatus is provided with a memory cell having a cell transistor in which a word line is connected to a gate, and a ferroelectric capacitor in which electrodes of one end and the other end are connected respectively between a source and a drain of the cell transistor, and the memory cell has a memory cell block in which a plurality of memory cells are connected in series. - 特許庁

出力パッド（５）に結合される終端抵抗（１３，１４）を電源ノードに結合する終端トランジスタ（１１ａ，１１ｂ，１５ａ，１５ｂ）を、出力パッドを内部信号に従って駆動する出力トランジスタ（２ａ，２ｂ，４ａ，４ｂ）とパッドに関して反対側に配置する。例文帳に追加

Termination transistors (11a, 11b, 15a, 15b) that combine termination resistors (13, 14), which are jointed by an output pad (5), with power nodes are arranged on the opposite side of the pad and output transistors (2a, 2b, 4a, 4b) that drive the output pad, in accordance with internal signals. - 特許庁