「ぱわーとらんじすた」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

パワーウインドウスイッチ回路１０が浸水すると、リーク検出回路１５、トランジスタＴＲ４、ＴＲ５がオン作動し、トランジスタＴＲ１がオフ作動する。例文帳に追加

When a power window switch circuit 10 is immersed in water, a leak detecting circuit 15 and transistors TR4, TR5 are turned on and a transistor TR1 is turned off. - 特許庁

ゲートラインの左右の端部側の非表示領域を狭くすることができるトランジスタアレイパネルを提供すること。例文帳に追加

To provide a transistor array panel permitting to narrow non-display areas on the right and left edge sides of a gate line. - 特許庁

パワートランジスタデバイスはさらに、第１の領域と、バッファ層の上面に隣接するドリフト領域と、ボディ領域とを含む。例文帳に追加

The power transistor device further includes a first region, a drift region that adjoins a top surface of the buffer layer, and a body region. - 特許庁

このカレントミラー出力側トランジスタ２２−１，２２−２，２２−３の共通コレクタは、負荷電流を流すパワートランジスタ２４のエミッタに接続されている。例文帳に追加

Common collector of the transistors 22-1, 22-2 and 22-3 on the output side of the current mirror are connected with the emitter of a power transistor 24 passing a load current. - 特許庁

少なくとも２つの回路ブロックを搭載した半導体装置において、第１の回路ブロックの電源ラインと第２の回路ブロックの電源ラインとの間に接続されたパストランジスタと、パワーダウン信号に応じて、パストランジスタのオン／オフを制御する制御回路とを備える。例文帳に追加

In a semiconductor device having at least two circuit blocks, a path transistor connected between power lines of the first and second circuit blocks, and a controlling circuit controlling to turn the path transistor on/off in response to a power down signal, are provided. - 特許庁

三相ブラシレスモータを駆動する装置において、パワートランジスタ面積増加を節約し、駆動トルクを増加させる方法を提供する。例文帳に追加

To provide a method of increasing the drive torque, saving the area increase of a power transistor, in a device for driving a three-phase brushless motor. - 特許庁

これにより、パワートランジスタ５０２のゲートには、電源ライン６２０の電圧より高い電圧が供給される。例文帳に追加

A higher voltage than a voltage of the source line 620 is supplied to a gate of the power transistor 502. - 特許庁

垂直トランジスタを用いるＤＲＡＭセルを有するＤＲＡＭアレイは、ワード線３１０とトランジスタとの間の接続に非対称構造を用いることによって電気的信頼性を高め、ビット線キャパシタンスを減らす。例文帳に追加

A DRAM array comprising DRAM cells employing the vertical transistor increases electrical reliability and reduces the bitline capacitance by the use of an asymmetric structure in connection between a wordline 310 and the transistor. - 特許庁

結果出力部１７０は、進捗情報データ１１０と、成果物一覧データ時系列蓄積データベース１６０に蓄積された情報とを、問題データパターンリスト１８０に含まれる問題データパターンと突き合わせ、プロジェクトの問題箇所と問題の深刻度を特定し表示する。例文帳に追加

A result output part 170 collates the progress information data 110 and the information stored in the product list data time series storage database 160 with a problematic data pattern included in a problematic data pattern list 180, and specifies and displays the problematic place of the project and the degree of seriousness of the problem. - 特許庁

ラッチアップの発生を抑えつつ、接触抵抗を小さくすることができるパワーＭＯＳトランジスタを提供すること。例文帳に追加

To provide a power MOS transistor capable of reducing contact resistance while suppressing generation of latch-up. - 特許庁

新規な構成にてノイズと発熱を抑制することができるパワーＭＯＳトランジスタの制御装置を提供する。例文帳に追加

To provide a controller of a power MOS transistor capable of suppressing noise and heat generation with a new configuration. - 特許庁

少なくとも１つのアーチ形レールを備えたアーチ形構成要素を支持するためのフランジは、アーチ形レールのそれぞれが、内側半径１４１と、第１のテーパ位置１７１と、第２のテーパ位置１７２と、第２のテーパ領域１６９とを有している。例文帳に追加

In a flange for supporting arcuate components comprising at least one arcuate rail, each arcuate rail has an inner radius 141, a first taper location 171, a second taper location 172, and a second taper region 169. - 特許庁

サンプルホールド信号生成部（１２）は、モータ駆動部（４）の下側アームを構成する各相パワートランジスタ（２４〜２６）が全てオンとなるタイミングパルスを生成する。例文帳に追加

A sample-hold signal generator 12 generates a timing pulse for turning on all phase power transistors 24-26 for constituting a lower arm of a motor driver 4. - 特許庁

アルミケース３０の内面に絶縁膜３６を介してパワートランジスタ２１およびパワーダイオードが配線用金属板３７と電気的に接続した状態で固定されている。例文帳に追加

A power transistor 21 and a power diode are fixed on the inner surface of the aluminum case 30 via the insulating film 36 so as to be electrically connected to the wiring metallic plate 37. - 特許庁

書き込みトランジスタのドレインと読み出しトランジスタのゲート、および、前記ドレインとキャパシタの一方の電極を接続した記憶セルを複数用いて形成されたマトリクスにおいて、書き込みトランジスタのゲートを書き込みワード線に接続する。例文帳に追加

In a matrix formed using a plurality of memory cells in each of which a drain of a write transistor is connected to a gate of a read transistor, and the drain is connected to one electrode of a capacitor, a gate of the write transistor is connected to a write word line. - 特許庁

電源端子３００にバッテリのプラス端が接続される正常接続では、保護用ＭＯＳトランジスタのゲート電圧が高くなってオンし、パワーＭＯＳトランジスタ３２１は負荷を駆動することができる。例文帳に追加

In a normal connection in which the protective end of a battery is connected to the terminal 300, the gate voltage of the protective MOS transistor becomes high, the transistor is turned on, and the MOS transistor 321 is able to drive the load. - 特許庁

必要最低限の素子面積で、高サージ耐性および低オン抵抗を実現できるパワーＭＯＳトランジスタを提供する。例文帳に追加

To provide a power MOS transistor in which high surge resistance and low ON resistance can be realized with a minimum necessary element area. - 特許庁

パワートランジスタＴ１１に電流が流れることにより発生する電圧降下量を増幅して第１の電圧Ｖ１５を生成し、パワートランジスタＴ１１の電源側の接続端子の電圧を分圧して、第２の電圧Ｖ１４を生成する。例文帳に追加

A power transistor(TR) T11 amplifies a voltage drop produced by flowing of a current through the TR T11 to generate a 1st voltage V15, and dividing a voltage at a power supply connection terminal of the power TR T11 generates a 2nd voltage V14. - 特許庁

ＩＣチップ４はシリコン層に実装されたトランジスタとシリコン層の表面と当該表面の裏側の配線パターンの表面とのそれぞれにトランジスタに接続した電極３８を設けている。例文帳に追加

The IC chip 4 is provided with a transistor mounted to a silicon layer and an electrode 38 connecting the transistor with a front surface of the silicon layer and a front surface of a wiring pattern on the rear side of the front surface. - 特許庁

過電流検出装置１は、パワーアンプ部ＰＡの出力用Ｐｃｈ ＭＯＳトランジスタ３の過電流の検出及び抑制を行う。例文帳に追加

The overcurrent detector 1 detects and suppresses overcurrent in a p-channel MOS transistor 3 for output of a power amplifier PA. - 特許庁

安定化電源回路１に、パワートランジスタＴｒ１のベース電流を常に流す定電流源４を備える。例文帳に追加

A stabilized power supply circuit 1 is provided with a constant- current source 4 for feeding constantly a base current to a power transistor Tr1. - 特許庁

発振トランジスタのエミッタバイアス抵抗による発振パワーの低下を特別な回路や部品を追加することなく簡単に防止する。例文帳に追加

To easily prevent decrease in the oscillation power due to the emitter bias resistance of an oscillation transistor, without adding special circuits or parts. - 特許庁

また、このとき寄生バイポーラトランジスタがオンし、これによりドレイン側でインパクトイオン化が生じ注入電荷量が増える。例文帳に追加

In the process, a parasitic bipolar transistor turns on, and impact ionization is produced on the drain side, thus increasing the injection charged amount. - 特許庁

出力ノードでの過大な負スイングを見込んで半ブリッジ構成のパワートランジスタを駆動する回路を提供すること。例文帳に追加

To provide a circuit for driving a power transistor of half-bridged configuration anticipating excessive negative swing at an output node. - 特許庁

トランジスタの寄生容量Ｃｐ，外部容量素子を単独で、または組み合せてキャパシタＣを形成する。例文帳に追加

A parasitic capacitance Cp of the transistor and an external capacitor element are used individually or in combination for forming the capacitor C. - 特許庁

ゲート電極１０３と対称的にゲートオーバーラップ構造の電界緩和層１０７Ａ、１０７Ｂとパンチスルーストッパー層１０８を有するＭＯＳ電界効果トランジスタにおいて、Ｎ型パンチスルーストッパー層１０８の表面に、このパンチスルーストッパー層１０８とは反対導電型のＰ型層１１０を設け、しきい値電圧が上昇しないようにしたもの。例文帳に追加

The MOS field effect transistor having electric field relaxation layers 107A and 107B and a punch-through stopper layer 108 in gate-overlap structure symmetrically with the gate electrode 103 is provided with a P-type layer 110 of an opposite conductivity type from the N-type punch-through stopper layer 108 on a surface of the punch-through stopper layer 108 to have no rise in threshold voltage. - 特許庁

さらに伝熱部材１４が空気通路内を流れる空気によって冷却されるため、パワートランジスタ７の冷却能力を高めることができる。例文帳に追加

Cooling of the heat transfer member 14 by airflow inside an air passage further enhances the cooling performance of the power transistor 7. - 特許庁

パラメータ登録手段１１は、装置側で予め用意してある、利益予測を行うために使用するパラメータ（現在の顧客数等）の一覧を含むパラメータ登録画面を表示部４に表示する。例文帳に追加

A parameter registering means 11 displays a parameter registration screen preliminarily prepared at the device side including the list of parameters(the current number of customers or the like) to be used for performing profit prediction at a display part 4. - 特許庁

パワートランジスタ４２は、検出部４１によってシフトポジションがパーキングポジションに位置することが検出されたときに作動状態となり、他のポジションに位置することが検出されたときに非作動状態となる。例文帳に追加

The power transistor 42 comes into an operation state when the detecting part 41 detects that the shift position is a parking position, and into a non-operation state when the detecting part 41 detects that the shift position is the other position. - 特許庁

チップ内隣接構成デュアル静電誘導トランジスタ及びこれを用いたオーディオ用パワーアンプ回路例文帳に追加

DUAL STATIC INDUCTION TRANSISTOR IN ADJACENT ARRANGEMENT WITHIN CHIP AND POWER AMPLIFIER CIRCUIT FOR AUDIO USING THE SAME - 特許庁

半導体パッド内にソース及びドレイン領域３３Ｂ，３７Ｂが形成され、半導体ナノワイヤ・トランジスタが得られる。例文帳に追加

Source and drain regions 33B and 37B are formed in the semiconductor pads, thus obtaining a semiconductor nanowire transistor. - 特許庁

パワートランジスタに適用可能なノーマリオフ型の窒化物半導体装置に生じる電流コラプスを抑制できるようにする。例文帳に追加

To inhibit current collapse occurring in a normally-OFF nitride semiconductor device applicable to a power transistor. - 特許庁

パワートランジスタに適用可能なノーマリオフ型の窒化物半導体装置に生じる電流コラプスを抑制できるようにする。例文帳に追加

To suppress current collapse occurring in a normally-off type nitride semiconductor device applicable to a power transistor. - 特許庁

ＮチャネルパワーＭＩＳ電界効果トランジスタと同等サイズ、同等コストで同等以上の性能を得る。例文帳に追加

To obtain a performance of equivalence or more in the same size as and at the same cost as an n-channel power MIS field effect transistor. - 特許庁

パワー半導体素子として、動作時の熱暴走および熱破壊が防止でき、且つ、安全動作領域ＳＯＡが拡大されるトランジスタを提供する。例文帳に追加

To provide a transistor, as a power semiconductor device, capable of preventing thermal runaway and thermal destruction during operation, and having an enlarged safe operating area SOA. - 特許庁

有機半導体層を有する有機トランジスタにおいて、該有機半導体層に一般式（１）で表される構造を少なくとも２つ含有してなるオリゴマーまたはポリマーを少なくとも１種含有してなる有機トランジスタ。例文帳に追加

The organic transistor has an organic semiconductor layer which contains at least one kind of oligomer or polymer, containing at least two structures represented by formula (1). - 特許庁

温度補償器を有するインラインモニタ装置と、光受信機と、入力パワー値の拡張された範囲にわたり、かつ温度変化を通じてアバランシェフォトダイオード（「ＡＰＤ」）の利得を安定化させるための方法とを開示する。例文帳に追加

To provide an in-line monitoring apparatus with a temperature compensator and an optical receiver, and to provide a method for stabilizing the gain of an avalanche photodiode("APD") over the extended range of input power values, corresponding to temperature change. - 特許庁

ひとつのパワー素子を構成する複数のユニット・トランジスタには、ぞれぞれエミッタバラスト抵抗が接続されている。例文帳に追加

Emitter ballast resistors are respectively connected to a plurality of unit transistors constituting one power element. - 特許庁

本発明に係る半導体チップは、双方向スイッチを構成する２個のパワートランジスタと、抵抗素子とを備える。例文帳に追加

A semiconductor chip of the present invention comprises two power transistors configuring a bidirectional switch, and a resistance element. - 特許庁

よって、断線した配線上の薄膜トランジスタにも、Ｖｇ冗長配線Ｙを介してゲート駆動パルスが印加される。例文帳に追加

Thus, a gate drive pulse is applied, even to a thin- film transistor on the disconnected wiring via the Vg redundant wiring Y. - 特許庁

電流検出に用いられるトランジスタがパワートランジスタと同一の動作状態とされるとともに検出用信号として電流信号を出力する半導体集積回路装置を提供することを目的とする。例文帳に追加

To provide a semiconductor integrated circuit device which controls a transistor used for detection of current to operate in the same operating condition as a power transistor and outputs a current signal as the detection current. - 特許庁

ゲート用アルミ配線パターン５４は、ＭＯＳトランジスタ集合部５１を囲む枠部５５と、この枠部５５をＹ１−Ｙ２方向に横切る複数のゲート上面延在配線部６０−１〜６０−４（６０−ｎ）とを有する。例文帳に追加

The gate use aluminum wiring pattern 54 includes a frame part 55 surrounding the MOS transistor aggregate section 51 and a plurality of gate upper side extension wire parts 60-1 to 60-4(60-n) traversing the frame part 55 in a direction of Y1-Y2. - 特許庁

すなわち、遅延経路の各ノードに対し、各ノードに現れる信号の遷移領域において、オフ状態からオン状態に変化するｎ型ＭＯＳトランジスタＮ１１，Ｎ１２およびｐ型ＭＯＳトランジスタＰ１１，Ｐ１２をＭＯＳキャパシタとして設ける。例文帳に追加

More specifically, n-type MOS transistors N11 and N12 and p-type MOS transistors P11 and P12 making transition from off to on in the transition region of a signal appearing at each node are provided as the MOS capacitors for each node of a delay path. - 特許庁

改善対象指定部１５が、利用者から改善対象とする事象のパラメータ値の入力を受け付けると、ワークＩＤ一覧表示部１４が該当するワークＩＤの一覧を表示する。例文帳に追加

When an improvement object specification part 15 accepts input of a parameter value of an event for improvement from a user, a work ID list display part 14 displays a list of applicable work IDs. - 特許庁

パワートランジスタ１とモニタトランジスタ２のドレインは半導体装置１００の外部端子Ｄに接続されて、ソースは半導体装置１００の外部端子Ｓに接続されている。例文帳に追加

The drain of the power transistor 1 and monitor transistor 2 is connected to an external terminal D of the semiconductor device 100, and a source is connected to an external terminal S of the semiconductor device 100. - 特許庁