「ぱわーとらんじすた」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

過電流状態は電流検出抵抗で検出しトランジスター２の作動によりパワーＭＯＳ ＦＥＴ１のゲート電圧を下げる。例文帳に追加

An overcurrent state is detected with a current detection resistor, and the gate voltage of a power MOS FET 1 is lowered by the operation of a transistor 2. - 特許庁

トランジスタサイズの他に、トランジスタに加わる応力に基づいて、実測データからパラメータを抽出するので、応力によるトランジスタ特性の変化を考慮に入れた、より高い精度、正確さを有する回路シミュレーションが可能となる。例文帳に追加

The parameters are extracted from the actually measured data in accordance with the size of a transistor as well as stress on the transistor, therefore permitting the simulation of the circuit with high precision and accuracy in consideration of a change of the transistor property due to the stress. - 特許庁

また、起動開始後は、所定時間毎にパワートランジスタの温度を再チェックしてモータの回転数や加速レートを更新し、パワートランジスタの温度に応じてモータの回転数や加速レートを高めていくことで、迅速な起動を可能とする。例文帳に追加

After starting it, the temperature of the power transistor is re-checked in predetermined time intervals and the rotating speed and acceleration rate of the motor are updated to be improved corresponding to the temperature of the power transistor for quick starting operation. - 特許庁

モータ駆動用インバータ装置において、回生用パワートランジスタの短絡破壊を確実に検出できるようにすること。例文帳に追加

To surely detect short circuit breakdowns in a power transistor for regeneration in an inverter device driving a motor. - 特許庁

横型構造のパワートランジスタにおいて、寄生サイリスタのラッチアップ耐量を改善するとともに、ターンオフ時間を短縮する。例文帳に追加

To provide a horizontal type power transistor capable of improving the latch-up resistance quantity of a parasitic thyristor and shortening a turn-off period. - 特許庁

ドライビング薄膜トランジスタ２１では、ドレイン領域２５側にのみ低濃度ドーパント領域２７が形成されている（片側ＬＤＤ構造）。例文帳に追加

In the driving thin film TR 21, a low density dopant area 27 is formed only on the drain area 25 side (single side LDD structure). - 特許庁

入力電圧端子ＤＣＩＮが第２しきい値以下の場合、コンパレータＩＣ１の出力端子が”Ｈ”となり、トランジスタＱ１がＯＮし、トランジスタＱ２がＯＦＦして、トランジスタＱ３，Ｑ４がＯＦＦするため、電源電圧出力端子ＶＩＮへの電源供給は行われない。例文帳に追加

In this circuit, when an input voltage terminal DCIN shows a voltage below the second threshold value, power is not supplied to a power source voltage output terminal VIN because the output terminal of a comparator IC1 reaches "H" with a transistor Q1 turned on, a transistor Q2 off, and transistors Q3 and Q4 off. - 特許庁

そして、高い熱を発生するパワートランジスタ５Ａは電装箱１００の内面に密着して設けられ、パワートランジスタ５Ａが出す熱が電装箱１００を介して外部に放出されるように構成する。例文帳に追加

Then, a power transistor 5A for generating a large amount of heat is adhesively provided on the inner surface of the electrical box 100, and heat being generated by the power transistor 5A is discharged to the outside via the electrical equipment box 100. - 特許庁

パワーＭＯＳトランジスタアレイをドライバに用いたＢＪヒータボードにおいて、電源配線による電圧降下を同時オンヒータ数に寄らず一定なものとするために、パワーＭＯＳトランジスタアレイの隣接するソースを電気的に分離する。例文帳に追加

To electrically separate the adjacent sources of a power MOS transistor array in order to fix a voltage fall due to power source wiring regardless of the number of simultaneously turned on heaters concerning a BJ heater board using the power MOS transistor array as a driver. - 特許庁

過熱検出回路２は、第１及び第２のパワートランジスタＴｒ１，Ｔｒ２の過熱を検出するサーミスタＲｔを備える。例文帳に追加

The overheat detector 2 has a thermistor Rt for detecting the overheats of the first and second power transistors Tr1 and Tr2. - 特許庁

書き込みトランジスタのドレインと素子トランジスタのゲート、および、容量素子の一方の電極を接続したメモリセルを複数用いて形成されたマトリクスにおいて、書き込みトランジスタのゲートを書き込みワード線に接続し、キャパシタの他方の電極を読み出しワード線に接続する。例文帳に追加

In a matrix formed using a plurality of memory cells in each of which a drain of a writing transistor, a gate of an element transistor, and one electrode of a capacitor are connected, a gate of the writing transistor is connected to a writing word line and the other electrode of the capacitor is connected to a readout word line. - 特許庁

到来したパケットが第１データと一致した時、ネットワークコントローラ１１８は、送信データレジスタに格納されている送信データをＡＲＰ応答パケットとしてＬＡＮ上に送出する。例文帳に追加

When the arrival packet coincides with the first data, the network controller 118 sends transmission data stored in a transmission data register, as an ARP response packet onto a LAN. - 特許庁

パイプクランプ５１がパイプ部４１をクランプした状態で、インナパネル保持装置Ａ１，Ａ２によってワークを保持することによりワークを所定位置に位置決めする。例文帳に追加

Under such condition as the pipe part 41 is clamped by the pipe clamp 51, the workpiece is held by the inner panel holders A1 and A2, so that the workpiece is positioned at a predetermined position. - 特許庁

スクランブル回路２６にはパスワードを保持した１６ビットレジスタ５１Ａ〜５１Ｄが備えられており、この１６ビットレジスタ５１Ａ〜５１Ｄからセレクタ５３を介してＥＸ−ＯＲ回路５５に対して順次パスワードを供給し、ＥＸ−ＯＲ回路５５でパスワードと記録データ又は読出データとの排他的論理和を求めて、スクランブルの設定及び解除を行うことができるようにした。例文帳に追加

The scramble circuit 26 is provided with 16 bit registers 51A-51D holding a password, a password is successively supplied to exclusive-OR circuit 55 from this 16 bit registers 51A-51D through a selector 53, exclusive-OR of a password and recording data or read-out data is obtained by the exclusive-OR circuit 55, and setting and releasing scramble can be performed. - 特許庁

２Ｖｃｃライン４とグランドライン６の間にフォーカスコイルの駆動回路部分５を構成するパワートランジスタＱ１、Ｑ２が直列に接続され、同様にトラッキングコイルの駆動回路部分８を構成するパワートランジスタＱ３、Ｑ４も接続されている。例文帳に追加

Power transistors Q1 and Q2 constituting the drive circuit section 5 of the focus coil are connected in series between the 2Vcc line 4 and a ground line 6, and power transistors Q3 and Q4 constituting the drive circuit part 8 of the tracking coil are connected likewise. - 特許庁

電極基板３０２，３０４は、パワートランジスタＱ３および逆並列ダイオードＤ３を両側から挟み込む。例文帳に追加

Electrode substrates 302 and 304 clamp a power transistor Q3 and a reverse parallel diode D3 from both sides. - 特許庁

各整流器モジュール間で、それぞれに備わった一対のＭＯＳトランジスタの制御に関連した情報をパルス列信号により通信している。例文帳に追加

In addition, information related to control of one pair of MOS transistors installed in each of them is transferred between rectifier modules by pulse row signals. - 特許庁

書き込みトランジスタと、読み出しトランジスタＴＲと、その制御電極３とワード線ＲＷＬとの間に接続されたキャパシタＣＡＰとをメモリセル内に有する。例文帳に追加

A memory cell comprises a write transistor, a read transistor TR, and a capacitor CAP connected between the control electrode 3 thereof and a word line RWL. - 特許庁

チップ面積と消費電流が小さく、パワートランジスタのベースとバイアス供給回路の間にチョークインダクタを不要とするパワーバイポーラトランジスタ用のベースバイアス供給回路、及びそれを用いた増幅回路を提供すること。例文帳に追加

To provide a base bias supply, circuit for power bipolar transistor(TR) small in chip area, small in consumed current and capable of unnecessitating a choke inductor between a base of the power TR and the bias supply circuit, and to provide an amplifier circuit using the base bias supply circuit. - 特許庁

本電圧クランプ回路は、３００ＭＨｚを超える周波数で且つ５０ワットを超えるパワーレベルにおいて動作しながら、ＲＦパワートランジスタを過剰な駆動条件から保護することが可能である。例文帳に追加

The voltage clamp circuit is operating at a frequency exceeding 300 MHz and a power level of 50 W, while an RF power transistor can be protected from excessive drive conditions. - 特許庁

選択可能なセルのマトリックスにより、ＡＮＤ−ＯＲゲート機能等のパワフルな論理関数が、最小限の入力とトランジスタで得られる。例文帳に追加

A matrix, consisting of selectable cells permits powerful logic functions such as AND-OR gate functions with a minimum possible number of entries and of transistors(TRs). - 特許庁

半導体集積回路は、パワー・トランジスタ(100A)と、パワー・トランジスタ(100A)の直上に形成され、複数の第１のバス(140〜142)と、複数の第２のバス(150〜152)と、複数の第１のバス(140〜142)及び複数の第２のバス(150〜152)の各々に１つずつ設けられたコンタクト・パッド(304)とを備える。例文帳に追加

The semiconductor integrated circuit has: the power transistor 100A; a plurality of first buses 140-142 formed immediately above the power transistor 100A; a plurality of second buses 150-152; and a contact pad 304 provided in each of the plurality of first and second buses 140-142, 150-152. - 特許庁

混成集積回路装置に用いる半導体装置、特にパワートランジスタ１３を内蔵した半導体装置は、ヒートシンク１１上にパワートランジスタ１３を固着し、パワートランジスタ１３と隣接して設けられた取り出し電極１２とを金属細線１６で接続し、絶縁性樹脂１７でモールドされている。例文帳に追加

In the semiconductor device used for the hybrid integrated circuit apparatus, especially the semiconductor device having an incorporated power transistor 13 thereinto, the power transistor 13 is fastened onto a heat sink 11 and connected by thin metal wires 16 to a deriving electrode 12 adjacent to the transistor and further, they are molded with an insulation resin 17. - 特許庁

本発明では、混成集積回路装置に用いる半導体装置、特にパワートランジスタ１３を内蔵した半導体装置は、ヒートシンク１１上にパワートランジスタ１３を固着し、パワートランジスタ１３と隣接して設けられた取り出し電極１２とを金属細線１６で接続し、絶縁性樹脂１７でモールドされている。例文帳に追加

In the semiconductor device used for the hybrid integrated circuit device, especially the semiconductor device with a built-in power transistor 13, a power transistor 13 is stuck onto a heat sink 11, the power transistor 13 is connected to an adjacent demountable electrode 12 by the small-gauge metal wire 16, and molded with an insulating resin 16. - 特許庁

本発明では、混成集積回路装置に用いる半導体装置、特にパワートランジスタ１３を内蔵した半導体装置は、ヒートシンク１１上にパワートランジスタ１３を固着し、パワートランジスタ１３と隣接して設けられた取り出し電極１２とを金属細線１６で接続し、絶縁性樹脂１７でモールドされている。例文帳に追加

In the semiconductor device employed for the mixed integrated circuit device or, particularly for the semiconductor device accommodating a power transistor 13, the power transistor 13 is connected to an extraction electrode 12, provided while being neighbored to the power transistor 13, by a metal fine wire 16 and is molded by an insulation resin 17. - 特許庁

混成集積回路装置に用いる半導体装置、特にパワートランジスタ１３を内蔵した半導体装置は、ヒートシンク１１上にパワートランジスタ１３を固着し、パワートランジスタ１３と隣接して設けられた取り出し電極１２とを金属細線１６で接続し、絶縁性樹脂１７でモールドされている。例文帳に追加

The method for manufacturing the semiconductor used for the hybrid integrated circuit device or particularly the semiconductor containing a power transistor 13 comprises steps of fixing the power transistor on a heat sink 11, connecting an extracting electrode 12 provided adjacent to the transistor 13 by a fine metal wire 16, and molding them with an insulating resin 17. - 特許庁

トランジスタＱ１、及び、積層複合部品５は基板１５に搭載され、導体パターンにより、所要の回路結線が行われている。例文帳に追加

The transistor Q1 and the laminated compound parts are mounted on the substrate and required circuit wirings are conducted by the conductive pattern. - 特許庁

Ｐ型シリコン基板１上に縦型ＰＮＰトランジスタを複数並べて構成されたパワートランジスタにおいて、前記Ｐ型シリコン基板１と前記複数の縦型ＰＮＰトランジスタのコレクタを分離するためのＮ+型埋込層２の電極部aをパワートランジスタの能動領域内に1箇所または複数有する。例文帳に追加

In a power transistor composed by arranging a plurality of vertical type PNP transistors on a P type silicon substrate 1, one or a plurality of electrodes parts a of N+ type embedded layer 2 for separating the collector of the plurality of vertical type PNP transistors from the P type silicon substrate 1 are provided in an active region of the power transistor. - 特許庁

モータ駆動回路１１のパワートランジスタ１８は、キャン３の底部３ｆに熱伝導率の高い放熱シート２３を介して当接される。例文帳に追加

Let the power transistor 18 of the motor driving circuit 11 abut against the bottom part 3f of the can 3 by way of a heat radiation sheet 23 high in heat conductivity. - 特許庁

手術用ランプに関し、詳しくは手術用ランプの動作状態の調節可能なパラメータを表示する手術用パラメータ表示フィールドと、該パラメータを設定するためのコントロールエレメントを有するオペレータコントロール部を有する手術用ランプの操作をさらに容易にする。例文帳に追加

To provide a lamp for surgery, particularly the lamp for surgery including an operating parameter display field displaying a parameter for controlling the operating condition of the lamp for surgery and an operator control part having a control element for setting the parameter, which may further facilitate the operation. - 特許庁

ベースフィルム１７が導電性ペースト１９の線パターンに倣ったパターンにカットされていて、レジスト２０側に配置したセパレータ２１を使用して、接着剤１８をランプレンズ４に接着させて線パターン５の導電性ペースト１９をランプレンズ４に転写させる。例文帳に追加

The base film 17 is cut in a pattern imitating the wire pattern of the conductive paste 19 and by using a separator 21 arranged on the resist 20 side, the adhesive 18 is adhered to a lamp lens 4 and the conductive paste 19 of the wire pattern 5 is transferred to the lamp lens 4. - 特許庁

すなわち、高電位（ＶＤＤ）がゲート電極に印加されているトランジスタを介して（若しくは抵抗成分を持つ素子を介して）、交流パルスを劣化しやすいトランジスタのゲート電極に加える構成を含んでいる。例文帳に追加

That is, the device includes such a configuration that an AC pulse is applied to the gate electrode of the transistor easy to deteriorate, through the transistor (or an element having a resistance component) having a gate electrode having a high potential (VDD) applied thereto. - 特許庁

パワートランジスタ１３の出力電圧が上昇し、トランジスタＡ６に印加される分圧電圧の値が、トランジスタＡ５に印加されている一定電圧の値まで上昇すると、トランジスタＡ６がオン動作を行い、トランジスタＡ５がオフ動作を行う。例文帳に追加

When the output voltage of a power transistor 13 increases, and the value of a divided voltage to be applied to the transistor A6 increases to the value of a fixed voltage applied to the transistor A5, the transistor A6 is turned on, and the transistor A5 is turned off. - 特許庁

したがって、パワーダウンモード時においてトランジスタＭ２，Ｍ３は、前段回路の出力状態に依らず、ＢＴストレスを受けない。例文帳に追加

Thus, the transistors M2, M3 in the power down mode are independent of the output stage of a pre-stage circuit and do not suffer from the BT stress. - 特許庁

パワーウインドウスイッチ回路１０が浸水すると、リーク検出回路１５、トランジスタＴＲ６、ＴＲ１がオン作動する。例文帳に追加

When a power window switch circuit 10 is immersed in water, a leak detecting circuit 15 and transistors TR6, TR1 are turned on. - 特許庁

抵抗Ｒｇの抵抗値は、パワートランジスタ２７の入力インピーダンスと略同じオーダに設定されている。例文帳に追加

A resistance value of the resistance Rg is set to approximately the same order as that of input impedance of the power transistor 27. - 特許庁

１つの好適な実現では、ノーマリオフ複合半導体デバイスが、ノーマリオンIII-窒化物パワートランジスタ、及びこのノーマリオンIII-窒化物パワートランジスタとカスコード接続された低電圧（ＬＶ）デバイスを具えて、ノーマリオフ複合半導体デバイスを形成する。例文帳に追加

In one exemplary implementation, a normally OFF composite semiconductor device comprises a normally ON III-nitride power transistor and a low voltage (LV) device cascoded with the normally ON III-nitride power transistor to form the normally OFF composite semiconductor device. - 特許庁

ソースとドレインへのアクセス抵抗を減少した横タイプの中程度のパワー用のＭＯＳトランジスタを提供する。例文帳に追加

To provide a lateral MOS transistor for intermediate power for which access resistance to a source and a drain is reduced. - 特許庁

複数の部品画像それぞれに割り当てられた異なる種類の網点パターンを取得し、該取得した網点パターン名を一覧表示することにより、網点パターンを指定することが可能となる。例文帳に追加

Each dot pattern can be specified by acquiring different sorts of dot patterns allocated to respective component images and displaying the acquired dot pattern names as a list. - 特許庁

パワートランジスタＴｒ１をターンオフする際、ベース電極を低インピーダンスのキャリア引き抜き経路５２に接続し、パワートランジスタＴｒ１がターンオフする直前に、ベース電極を高インピーダンスのキャリア引き抜き経路５１に接続する。例文帳に追加

In the driving circuit, when a power transistor Tr1 is turned off, a base electrode is connected to a carrier-extracting path 52 with a low impedance, at just before turning off the transistor Tr1, the electrode is connected to a carrier-extracting path 51 with a high impedance. - 特許庁

前記ランプ保持部にテーパ状のランプ側傾斜面を設けるとともに、前記ランプ保持部の移動限界において、前記ランプ側傾斜面と面接触することにより、前記ランプ保持部を所定位置に保持するテーパ状のガイド側傾斜面を設けた。例文帳に追加

The lamp-holding portion is provided with a tapered lamp-side inclined face, and a tapered guide-side inclined face to hold the lamp holding portion at a predetermined position is provided, wherein the guide-side inclined face surface-contacts with the lamp-side inclined face at a moving limit of the lamp-holding portion. - 特許庁

波巻コイル１を形成するためのコイル素材１０において、一端側形成部位１０１Ａを一端側用クランパー４Ａによって挟持すると共に、他端側形成部位１０１Ｂを他端側用クランパー４Ｂによって挟持する。例文帳に追加

In a coil material 10 for forming a wave-wound coil 1, a section 101A, which forms its one end side, is clamped with a clamper 4A for one end side, and also a section 101B, which forms its other end side, is clamped with a clamper 4B for its other end side. - 特許庁

コンパレータの有するカレントミラー回路を、直列に接続された２つのトランジスタから構成される２組の回路により構成し、直列に接続された２つのトランジスタのうち電源側又は接地側に接続されたトランジスタのゲート長を、直列に接続された２つのトランジスタのうち他方のトランジスタのゲート長よりも長くする。例文帳に追加

A current mirror circuit of the comparator consists of two pairs of circuits consisting of two transistors connected in series, and of the two transistors connected in series, the transistor connected to a power supply side or a ground side has a gate length longer than the gate length of the other transistor out of the two transistors connected in series. - 特許庁

信号線群Ｙをパターニングするとともにトランジスタ２１のゲート２１ｇ及びキャパシタ２４の電極２４ａをパターニングし、ゲート絶縁膜３１を成膜する。例文帳に追加

A signal line group Y is patterned and a gate 21g of a transistor 21 and an electrode 24a of the capacitor 24 are patterned and then a gate insulating film 31 is formed. - 特許庁

また、ヴィアホール２１の他端側に、トランジスタチップ１０のソースパッド４からワイヤボンディングをすることで電気的に接続し、トランジスタチップ１０のソース接地構造を実現する。例文帳に追加

The source pad 4 of the transistor chip 10 is electrically connected to the other end side of the via hole 21 by wire bonding, thus realizing the source ground structure of the transistor chip 10. - 特許庁