例文 (310件) |
低電力トランジスタの部分一致の例文一覧と使い方
該当件数 : 310件
1以上のトランジスタからなるトランジスタ回路の消費電力の低減技術を提供する。例文帳に追加
To provide a technology of reducing the power consumption of a transistor circuit composed of one or more transistors. - 特許庁
トランジスタ10の出力電力はトランジスタ12の出力電力よりも大きく、トランジスタ10の動作効率はトランジスタ12の動作効率よりも低い。例文帳に追加
Output power of the transistor 10 is larger than output power of the transistor 12, and operation efficiency of the transistor 10 is lower than operation efficiency of the transistor 12. - 特許庁
高速動作と低消費電力動作とを実現したMOSトランジスタ例文帳に追加
MOS TRANSISTOR REALIZING HIGH-SPEED OPERATION AND LOW CONSUMPTION POWER OPERATION - 特許庁
トランジスタの高速化、低消費電力化を実現する油漬け静電誘導による高性能トランジスター及び半導体を提供する。例文帳に追加
To provide a high performance transistor and semiconductor by oil soaked electrostatic induction which improve transistor in speed and electric power in consumption. - 特許庁
ダイオード5のアノードの電位はトランジスタ1の出力電力が大きくなるほど低下するので、トランジスタ1の動作が制限される。例文帳に追加
The larger the output power of the transistor 1, the lower the anode potential of the diode 5, so that operation of the transistor 1 is restricted. - 特許庁
3トランジスタ型ダイナミックセルにおける蓄積トランジスタを通じて流れるリーク電流などに伴う電力を待機時に低減すること。例文帳に追加
To reduce power attributed to a leakage current flowing through a storage transistor in a 3-transistor type dynamic cell during a standby time. - 特許庁
トランジスタ素子を用いて過電流保護を行いつつトランジスタ素子の消費電力量を低減すること。例文帳に追加
To reduce power consumption in a transistor element while performing protection against overcurrent using the transistor element. - 特許庁
電源電圧が高くなると出力トランジスタのベース電位も高くなるので、出力トランジスタの消費電力を低減することができる。例文帳に追加
As a result, since the base potential of the output transistor also becomes high, when the power supply voltage becomes high, power consumption of the output transistor can be reduced. - 特許庁
これにより、制御トランジスタ101の消費電力は低減し、発熱による制御トランジスタ101の温度の上昇を抑えることができる。例文帳に追加
Consequently, consumption electric power of the control transistor 101 is reduced, and rise of temperature in the control transistor 101 due to heat generation can be suppressed. - 特許庁
トランジスタの消費電力を低減するとともに、トランジスタの異常を個別に検出することができる電源回路を提供することを目的とする。例文帳に追加
To provide a power supply circuit capable of reducing the power consumption of transistors and independently detecting abnormality in the transistors. - 特許庁
低雑音および高電力応用のために、トランジスタ・アレイ内に含めることのできるトランジスタ構造を提供する。例文帳に追加
To provide a structure of transistor which can be included in a transistor array for application of low noise and high electric power. - 特許庁
第1のオペアンプOP1の出力トランジスタ及び第1の制御MOSトランジスタM1は、通常動作状態の際の動作電流を得るためにトランジスタサイズを大きくし、第2のオペアンプOP2の出力トランジスタ及び第2の制御MOSトランジスタM2は、低消費電力状態の際の動作電流を得るためにトランジスタサイズを小さくする。例文帳に追加
In an output transistor of a first operation amplifier OP1 and a first control MOS transistor M1, a transistor size is increased for obtaining working current in a normal operation state, while a transistor size is reduced for obtaining working current in a low power consumption state in an output transistor of a second operation amplifier OP2 and a second control MOS transistor M2. - 特許庁
高速、低消費電力のトランジスタ、特にひずみSiをチャネルとして有する電界効果トランジスタ、およびヘテロバイポーラトランジスタを集積化することを目的とする。例文帳に追加
To integrate high-speed, low power-consumption transistors, in particular, field-effect transistors having strained Si for their channels, with a heterobipolar transistor. - 特許庁
小電力用抵抗器や低電流トランジスタの使用を可能としてコストを低減する。例文帳に追加
To reduce the cost and the useless power consumption by using small- power resistors and a low-current transistor. - 特許庁
電力損失を低減した窒化物半導体トランジスタを実現できるようにする。例文帳に追加
To provide a nitride semiconductor transistor having reduced power loss. - 特許庁
低耐圧のトランジスタを用いた高出力の電力増幅器を提供すること。例文帳に追加
To provide a high-output power amplifier using a low breakdown voltage transistor. - 特許庁
電力増幅器用バイポーラトランジスタを短期かつ低費用で開発する。例文帳に追加
To develop a bipolar transistor for power amplifier in a short time and at a low cost. - 特許庁
出力トランジスタにおける損失が大幅に低減されるため、消費電力を削減することができる。例文帳に追加
Since loss in the output transistors is reduced significantly, power consumption can be reduced. - 特許庁
よって、ターンオフ期間中のトランジスタTr1の消費電力を低減できる。例文帳に追加
Therefore, power consumption of the transistor Tr1 during the turned-off period can be reduced. - 特許庁
SOS基板上に形成されたMOSFET等のトランジスタの低消費電力化。例文帳に追加
To reduce power consumption of transistors, such as a MOSFET formed on an SOS substrate. - 特許庁
SOI型のMOSトランジスタを用いた回路の高速動作と低消費電力を向上させる。例文帳に追加
To increase operation speed and reduce power consumption in a circuit using an SOI-type MOS transistor. - 特許庁
低消費電力動作を目的としたトランジスタと高速動作を目的としたトランジスタとを同一基板上に形成する際に高閾値で動作するほうのトランジスタの閾値をオフリークが極小となるように設定しかつ低消費電力動作に好適な半導体装置を提供する。例文帳に追加
To provide a semiconductor device suitable for low power consumption operation in which the threshold level of a transistor operating with a high threshold level can be set to minimize off-leak when a transistor intended for low power consumption operation and a transistor intended for high speed operation are fabricated on the same substrate. - 特許庁
スリープ状態が指示された場合には、前記反転増幅器内のトランジスタの動作を停止させる消費電力低減スイッチング手段であるPチャネルMOSトランジスタTP21〜TP23をオフにして、消費電力を低減する。例文帳に追加
An inverting amplifier where the power consumption reduction switching means is not installed, namely, an inverter 130 is installed in parallel to the inverting amplifiers in the former stage. - 特許庁
オフ電流が小さく、電位保持特性が優れており、消費電力が低いと共に、動作速度も速い低温ポリシリコントランジスタを含む薄膜トランジスタ、この薄膜トランジスタの製造方法及びそれを使用した液晶表示装置を提供する。例文帳に追加
To provide: a thin-film transistor comprising a low-temperature polysilicon transistor having a low off-current, excellent potential-holding characteristics, low power usage, and a high operating speed; a method for manufacturing the thin-film transistor; and a liquid-crystal display device using the same. - 特許庁
薄膜トランジスタからなるスイッチング素子の静電破壊を並列に接続された2つの薄膜トランジスタからなる静電保護素子で防止するようにした薄膜トランジスタパネルにおいて、静電保護素子のリーク電流を低減し、低消費電力化を図る。例文帳に追加
To reduce a leakage current of a static protective element to reduce power consumption in a thin film transistor panel in which static damage to a switching element composed of a thin film transistor is prevented by a static protective element consisting of two thin film transistors connected in parallel. - 特許庁
フォトリソグラフィ工程を必要とすることなく、高性能・高消費電力の縦型バイポーラ・トランジスタと低消費電力の縦型バイポーラ・トランジスタとを同時に得ることが可能な半導体装置を提供する。例文帳に追加
To provide a semiconductor device in which a vertical bipolar transistor with high performance and high power consumption and another vertical bipolar transistor with low power consumption can be obtained at the same time without a photo lithography step. - 特許庁
トランジスタのコレクタ電圧を制御することで出力電力の制御を行う方法において、非線形増幅となるトランジスタの電力負荷効率の低下を抑制する。例文帳に追加
To suppress deterioration in the power load efficiency of a transistor that causes non-linear amplification in a method for controlling output power by controlling a collector voltage of the transistor. - 特許庁
電源電力の入電時に低電位側のトランジスタをONさせることなく、しかも、高電位側のトランジスタ駆動回路への電力供給のための電解コンデンサを不要としうるインバータ回路を提供すること。例文帳に追加
To provide an invertor circuit which does not require switching on a transistor at a low electrical potential side, at switching of a power supply and dispensing with an electrolytic capacitor for supplying power to a transistor drive circuit at a high electrical potential side. - 特許庁
絶縁ゲート型のトランジスタのゲート入力容量に蓄積された電荷を有効利用することにより、当該トランジスタを駆動するための電源に必要とされる電源容量を低減し、かつ装置全体の省電力化を図る半導体装置及びトランジスタの駆動方法を提供する。例文帳に追加
To provide a semiconductor device and transistor driving method which enables the effective use of electric charge stored in a gate input capacitor of an insulated gate bipolar transistor (IGBT) to reduce the required capacity of the transistor driving power and achieves the power saving of the overall device. - 特許庁
このように、電界効果トランジスタ(b)を有する切替回路(18)の寄生トランジスタ(Tr2)のベース(b−4)をオフ電圧にするスイッチ手段(22)を有することにより、寄生トランジスタ(Tr2)を流れる寄生電流を防ぐことができ、集積回路の消費電力を低減させることができる。例文帳に追加
Thus, the parasitic current flowing in the parasitic transistor (Tr2) can be prevent and the power consumption of the integrated circuit can be reduced by means of having the switching device (22), by which the base (b-4) of the parasitic transistor (Tr2) of the switching circuit (18) having the field effect transistors (b) is changed to the off voltage. - 特許庁
低いしきい値を有するn型トランジスタ101、102は高速動作を与え、高いしきい値を有するn型トランジスタ103、104はリーク電流を低減し、信号保持時間の延長及び低消費電力を与える。例文帳に追加
The (n) transistors 101 and 102 provided with low threshold values supply the high-speed operation and the (n) transistors 103 and 104 high in threshold reduce the leak current to prolong signal holding time and reduce power consumption. - 特許庁
トランジスタで消費される電力を低減して低負荷回路を動作させる電力低減回路を提供。例文帳に追加
To provide a power reduction circuit that activates a low load circuit by reducing power consumed by transistors(TRs). - 特許庁
よって、低電源電圧端子から、トランジスタQ21およびトランジスタQ31を通して、接地端子へ貫通電流が流れることがなく、レベルシフト回路は低消費電力で高速動作が可能である。例文帳に追加
Hence, the through current does not flow from a low power supply voltage terminal through the transistors Q21 and Q31 to a ground terminal, and the level shift circuit performs high speed operation with reduced power consumption. - 特許庁
単なる二分決定木からのマッピングにより得られるパストランジスタ論理回路よりも、高速、小チップ面積、低消費電力のパストランジスタ論理回路を合成すること。例文帳に追加
To compose a pass transistor logic circuit which is faster and has a smaller chip area and lower power consumption than a pass transistor logic circuit obtained by mapping from a mere binary decision tree. - 特許庁
トランジスタを有する電流増幅回路を流れる電流を極力減少させることで、トランジスタで消費される分の電力を抑え、発熱を低減する。例文帳に追加
To suppress the electric power of an amount consumed in a transistor by reducing a current flown in a current amplification circuit with the transistor as much as possible, and to reduce heating. - 特許庁
定電圧動作が不要な場合には出力トランジスタの出力電流のみならず基準トランジスタに流れ続ける定電流をカットできるようにした低消費電力のD/Aコンバータ回路を提供する。例文帳に追加
To provide a D/A conversion circuit with low power consumption, which circuit enables to cut not only an output current but a constant-current keeping on following into a reference transistor when a constant-voltage operation is not needed. - 特許庁
慣用の間欠動作モードの場合と同様に低負荷電流時にスイッチングトランジスタを完全な休止状態にしないことによって、スイッチングトランジスタの切換周波数を下げて、無駄な電力消費を避ける。例文帳に追加
Similarly to the case of a common use intermittent action mode, a complete stop condition of the switching transistor when the regulator is operated at a low load current is eliminated, so as to avoid useless power consumption. - 特許庁
本発明の集積回路向けの高速かつ低電力入力バッファでは、入力電圧V_INがプルアップトランジスタとプルダウントランジスタの両方に結合されている。例文帳に追加
In this high-speed, low-power input buffer for the integrated circuit, an input voltage V_IN is coupled to both a pull-up transistor and a pull-down transistor. - 特許庁
DRAMセル内のトランジスタ等において、同一ワード線に接続された非選択セルのトランジスタの導通を防止し、消費電力を低減する。例文帳に追加
To prevent the transistor of a non-selective cell connected to the same word line from turning ON so as to lessen it in power consumption in a DRAM cell. - 特許庁
電流制限動作時におけるパワーMOSトランジスタの消費電力を低減させることにより、パワーMOSトランジスタの発熱、すなわちパワーMOS回路の発熱を抑制することが可能なパワーMOS回路を実現する。例文帳に追加
To provide a power MOS circuit capable of suppressing heat generation of a power MOS transistor, i.e. heat generation of itself by reducing the power consumption of the power MOS transistor in current-limiting operation. - 特許庁
画素トランジスタに用いる薄膜トランジスタの面積を小さくし、TFTの遮光部の面積を小さくして開口率を大きくし、高精細でも輝度が大きく、低消費電力の液晶表示装値を実現する。例文帳に追加
To realize a liquid crystal display device having a high luminance and lower power consumption while having high definition by reducing an area of a thin-film transistor used for a pixel transistor and reducing the area of a light-shielding portion of a TFT (thin film transistor) to increase an aperture rate. - 特許庁
半導体集積回路本体に駆動電力を供給するためのスイッチトランジスタがオフ状態のときに、このスイッチトランジスタに流れるオフリーク電流を低減する。例文帳に追加
To reduce an off-leak current flowing into a switching transistor in the case that the switching transistor for supplying drive power to a main body of a semiconductor integrated circuit is in an off-state. - 特許庁
入力信号を感知しリアルタイムにCMOSインバータ部を形成するトランジスタの基板電位を制御し、トランジスタ個々のオフリーク電流を防止するとともに、低消費電力化を実現する。例文帳に追加
To obtain a CMOS inverter circuit in which off-leak current of individual transistors is prevented, while achieving power consumption, by sensing an input signal and controlling the substrate potential of a transistor forming a CMOS invertet section in real time. - 特許庁
本発明の集積回路向けの高速かつ低電力入力バッファでは、入力電圧VINがプルアップトランジスタとプルダウントランジスタの両方に結合されている。例文帳に追加
In this high-speed, low-power input buffer for the integrated circuit, an input voltage VIN is coupled to both a pull-up transistor and a pull-down transistor. - 特許庁
有機EL表示装置において、駆動用トランジスタの電力損失を抑制し、表示装置の発熱や消費電力を低減する。例文帳に追加
To suppress a power loss of a drive transistor in an organic EL display device and to suppress heating and power consumption of the display device. - 特許庁
高電圧を降圧する低電圧用トランジスタ15が故障した際にも、低電圧負荷に低電圧の電力を供給する。例文帳に追加
To supply low voltage power to a low voltage load even in the event of a malfunction of a low voltage transistor for stepping down a high voltage. - 特許庁
電力増幅用トランジスタ(211〜213)のバイアス電圧を固定して入力信号の振幅を変化させて出力電力を制御する場合に、位相シフトを行なう変調モード(GSMモード)では、電源電圧に応じて電源電圧が高い時は電力増幅用トランジスタに流すアイドル電流を減らし、電源電圧が低い時は電力増幅用トランジスタに流すアイドル電流を増やすようにした。例文帳に追加
On the occasion of controlling the output power by changing the amplitude of an input signal with fixed bias voltages of power amplifying transistors (211-213), an idle current flowing in the power transistor is decreased or increased for a high power voltage or a low power voltage according to the power voltage in a modulation mode (GSM mode) for shifting the phase, respectively. - 特許庁
低消費電力状態では、低い電流駆動能力の第2のオペアンプOP2及び第2の制御MOSトランジスタM2が動作する。例文帳に追加
In the low power consumption state, the second operation amplifier OP2 and the second control MOS transistor M2 with low current drive ability are operated. - 特許庁
複数の電圧をトランジスタの閾値電圧により低下させずに、低消費電力にて出力する電圧切替回路を提供する。例文帳に追加
To provide a voltage switching circuit which outputs a plurality of voltages, while keeping little power consumption, without reducing the voltages in accordance with a threshold voltage of transistors. - 特許庁
寄生容量の低減された薄膜トランジスタを有する半導体装置を作製し、低消費電力を実現することを課題の一とする。例文帳に追加
To achieve low power consumption by manufacturing a semiconductor device including a thin film transistor having a reduced parasitic capacitance. - 特許庁
例文 (310件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |