「低電力トランジスタ」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

レギュレータ用ツェナダイオード２３に並列にスイッチングトランジスタ２１が接続されているので、エンジンの低速回転時にスイッチングトランジスタ２１をオン状態にし、レギュレータ用ツェナダイオード２２のみで点火用コンデンサ１７の充電電圧を規制し、ＤＣ／ＤＣコンバータ１１の発振期間を短くしてバッテリ１０の消費電力を低減する。例文帳に追加

Since a switching transistor 21 is connected in parallel with a regulator Zener diode 23, by turning on the switching transistor 21 at low speed rotation of the engine, the charging voltage of an ignition capacitor 17 is regulated only by the regulator Zener diode 23, and the power consumption of the battery 10 is reduced by shortening an oscillating period of a DC/DC converter 11. - 特許庁

従って、本発明の発光ダイオード駆動回路とその発光ダイオード駆動制御ユニットはトランジスタの耐電圧要求を低下させることができ、こうして発光ダイオード駆動回路のコストが大幅に低減できる上に、ＭＯＳトランジスタの電力消費を減らし、回路全体の効率を高めることができる。例文帳に追加

Accordingly, withstand voltage requirements for this LED driving circuit and its LED driving control unit can be lowered, thereby the cost of the LED driving circuit can be reduced markedly, power consumption of an MOS transistor can be reduced, and the efficiency of the circuit as a whole can be improved. - 特許庁

低電力繰り返し波出力回路２１は、ドレインが電源端子２５に接続されたデプリーション型ＭＯＳトランジスタ２７と、トランジスタのゲートとソース間に接続された第一の容量素子２９と、ソースと接地間に接続された第二の容量素子３１と、ゲートに接続されたＬＣ型の発振素子３３とを備える。例文帳に追加

A low-power repeating wave output circuit 21 is provided with a depletion type MOS transistor 27 whose drain is connected to a power supply terminal 25, a first capacitive element 29 connected between a gate and a source of the transistor, a second capacitive element 31 connected between the source and a ground, and an LC oscillator 33 connected to the gate. - 特許庁

ＳＯＩＭＯＳトランジスタの高速化、低消費電力化を図るためにＳＯＩ層の厚さを薄くしても、ＳＯＩウエーハに形成される縦型バイポーラトランジスタの耐圧を確保でき、ベース−コレクタ間の寄生容量を小さく抑えた高速動作用のＢＩＣＭＯＳ集積回路デバイスを提供する。例文帳に追加

To provide a BICMOS integrated circuit device for a high-speed operation capable of securing the breakdown strength of a vertical bipolar transistor formed on an SOI wafer, even when the thickness of an SOI layer is reduced so as to accelerate an SOIMOS transistor and reduce power consumption and suppressing parasitic capacitance between a base and a collector. - 特許庁

従って、立ち上がりの早い静電気による過電圧が印加された場合、立ち上がり時においては、応答性の良いダイオード１０８によって静電気による電荷をＧＮＤへ逃がし、バイポーラトランジスタ１０２がスナップバックになった後は、当該バイポーラトランジスタ１０２により、静電気による電荷を低電力で効率良くＧＮＤ端子へ逃がすことができる。例文帳に追加

Accordingly, when the overvoltage due to static electricity with rapid rise is impressed, the electric charges due to static electricity are discharged to the GND through the good response diode 108, and after the bipolar transistor 102 becomes the snap-back voltage, the electric charges due to static electricity is discharged effectively in low electric power to the GND terminal through the bipolar transistor 102. - 特許庁

レベルシフト回路を構成する各トランジスタに印加される最大の電圧は、ほぼ電源電圧Ｖ_PPの半分程度であるので、高耐圧構造を有するトランジスタを要せず、レベルシフト回路動作時に定常電流の発生を防止でき、低消費電力化及び動作の高速化を実現できる。例文帳に追加

The largest voltage among voltages applied to the respective transistors which constitute the level shift circuit is almost a half as high as the source voltage VPP, so a stationary current can be prevented from being generated when the level shift circuit operates without using a transistor with high-dielectric-strength structure, and low power consumption and speeding-up of the operation are attained. - 特許庁

二次側出力電圧が所定電圧を下回ったことが検出された時点から所定期間だけスイッチングトランジスタ２をオンして二次側出力電圧を引き上げる制御を行うため、スイッチングトランジスタ２が頻繁にオン・オフしなくなり、消費電力を低減できるとともに、ノイズも削減できる。例文帳に追加

Since the switching transistor 2 is turned on for a prescribed interval from a point of time when the secondary output voltage lower than the prescribed interval is detected and then the secondary output voltage is raised, the switching transistor 2 will no longer turn on/off frequently, and thereby power consumption and noise can be reduced. - 特許庁

低電力モードにおいて、フリップフロップは第１の複数のトランジスタの各々について選択的導電性パスに接続された第１の電圧Ｖ__DDを受電するように動作し、第２の複数のトランジスタの各々について選択的導電性パスに接続された第２の電圧Ｖ_DDLを受電するように動作する。例文帳に追加

In a low power mode, the flip-flop operates to receive a first voltage VDD connected to the selective conductive path for each of the first plural transistors, and operates to receive a second voltage VDDL connected to the selective conductive path for each of the second plural transistor. - 特許庁

具体的には、供給する電圧を減少させる際の減少率を小さくすることで発光画素の駆動トランジスタの電源線−カソード線間の寄生容量による消費電力値を低減する。例文帳に追加

Concretely, a reduction rate when the supplied voltage is decreased is made smaller to reduce a power consumption value by parasitic capacitance between the power wire and cathode wire of the driving transistor of the light emitting pixel. - 特許庁

電力用バイポーラトランジスタを構成する、比較的低い不純物濃度を有するシリコン半導体基体（Ｎ型半導体サブストレート領域１６ａ）の一面上に、接触層としてのＰｄ層１５ａを形成する。例文帳に追加

A Pd layer 15a is formed as a contact layer on one surface of a silicon semiconductor substrate(n-type semiconductor substrate area 16a) having relatively low impurity concentration constituting a power bipolar transistor. - 特許庁

超低消費電力を実現しながら、画素回路内の素子数を削減し、さらに画素回路内のトランジスタのスレッショルド電圧の変化にも対応することが可能な画素回路を提供する。例文帳に追加

To provide a pixel circuit capable of reducing the number of elements in the pixel circuit while realizing extremely low power consumption and further coping with a change in threshold voltage of a transistor in the pixel circuit. - 特許庁

低消費電力であって、かつ画素表示を制御するトランジスタのソース端子へ必要な範囲の電圧を確実に印加することができる表示装置およびその駆動回路を提供する。例文帳に追加

To provide a display and its drive circuit that can surely apply a voltage within the range required for the source terminal of the transistor controlling the pixel display, while consuming less power. - 特許庁

ベース電流Ｉa，Ｉfを供給すると共に、スイッチ部600，700を介して制御用トランジスタＱyのコレクタに電流Ｉeを増加供給し、出力電圧Ｖoを低下させることなく電力供給を行う。例文帳に追加

Supplying the power is conducted without dropping the output voltage Vo by supplying the base currents Ia and If and supplying incrementally the current Ie to the collector of the transistor Qy through the switch parts 600 and 700. - 特許庁

Ｓｉおよびこれと同族元素であるＧｅ等の組合せを用いて、低消費電力で高速な電界効果トランジスタを有する半導体装置を提供する。例文帳に追加

To provide a semiconductor device having a high speed field effect transistor with low power consumption by using the combination of Si and Ge having the same family element as Si. - 特許庁

ＣＭＯＳトランジスタによって構成されたＶＣＯを備えた半導体装置において、発振信号の発振振幅のばらつきの抑制および低消費電力化を実現する。例文帳に追加

To suppress variations of oscillation amplitude of an oscillation signal and reduce power consumption in a semiconductor device including a VCO comprised of a CMOS transistor. - 特許庁

従って、スタンバイ電源回路１０６からの同一の電圧によって、ＬＥＤ７０１と各トランジスタとを同時に制御するので、消費電力を低減することができる。例文帳に追加

Accordingly, since the LED 701 and the transistors are simultaneously controlled by the same voltage from the standby power supply circuit 106, the power consumption can be reduced. - 特許庁

良質な埋め込み酸化膜と大きな歪みＳｉ層を有する半導体基板上に電界効果トランジスタが形成され、高速かつ低消費電力の半導体装置を得る。例文帳に追加

To obtain a high-speed semiconductor device with a low consumption power in which a field-effect transistor is formed on a semiconductor substrate having a good quality embedding oxide film and a large distortion Si layer. - 特許庁

ドレイン・ソース間の逆方向電流をバイパスする内蔵ダイオードの順方向電圧ドロップを低下させ、内蔵ダイオードの電力損失を抑制した電界効果トランジスタを提供する。例文帳に追加

To provide a field effect transistor wherein the power loss of a built-in diode is suppressed by reducing the forward voltage drop of the built-in diode which bypasses the reverse current between a drain and a source. - 特許庁

ＤＴＭＯＳ及び基板バイアス可変トランジスタを有する低消費電力で信頼性の高い半導体装置及びそれを用いた携帯電子機器を提供すること。例文帳に追加

To provide a reliable and low power-consumption semiconductor device and a portable electronic apparatus using it which comprises a DTMOS and a substrate bias variable transistor. - 特許庁

４つのトランジスタで構成したメモリセルを用いた半導体装置において、リフレッシュを伴わない情報保持と安定した読出し動作、低待機電力を実現すること。例文帳に追加

To achieve information holding without refresh, stable reading operation and low standby power requirement in a semiconductor device using a memory cell consisting of four transistors. - 特許庁

有機半導体から成るチャネル層の電気伝導度が大きく、それによりスイッチング特性の良好な、低消費電力の有機電界効果トランジスタ（有機FET）の製造方法を提供する。例文帳に追加

To provide a process for fabricating a low power consumption organic field effect transistor (organic FET) in which a channel layer composed of an organic semiconductor has high electric conductivity and thereby switching characteristics are improved. - 特許庁

待機側機器で消費される電力を低減させ、待機側機器の出力トランジスタでの発熱を抑えることができ、しかもこれらを簡素な回路構成で実現できる制御装置（出力モジュール）を提供する。例文帳に追加

To provide a control device (output module) capable of reducing the electric power consumed by a standby apparatus, restraining heat generation in an output transistor of the standby apparatus, and realizing the control with a simple circuit configuration. - 特許庁

ＭＴＣＭＯＳ技術が適用された論理回路ブロックを起動する際に、初期設定に伴う電力消費を低減し、スイッチトランジスタがない側の突入電流を抑える。例文帳に追加

To reduce current consumption accompanying initial setting, and to suppress a rush current on a side where a switch transistor is not present when actuating a logic circuit block to which MTCMOS technology is applied. - 特許庁

リード用トランジスタのソースとドレインがワード線とビット線に接続されたメモリセルを備えた半導体集積回路において、リード動作時の消費電力を低減する。例文帳に追加

To reduce power consumption during a read operation in a semiconductor integrated circuit provided with memory cells in which the source and the drain of a reading transistor are connected to a word line and a bit line. - 特許庁

微細トランジスタの弱点を効果的に克服し、ＬＳＩの待機モード時における消費電力の低減、ＬＳＩの内部における電源供給のスイッチング等を実現する。例文帳に追加

To realize reduction of power consumption in the case of the standby mode of an LSI and switching of power supply inside of the LSI by effectively overcoming the weak point of microtransistors. - 特許庁

マイクロコンピュータが正常に動作することにより、間欠発振パルスが接続点Ｂに有効に供給され、トランジスタＴ１が間欠動作し、発振回路は間欠発振動作を行い、待機時の消費電力が低減する。例文帳に追加

Since the microcomputer normally operates, the intermittent oscillation pulses are effectively supplied to the node B, a transistor T1 intermittently operates, an oscillation circuit implements an intermittent oscillation operation, and the power consumption is reduced during standby. - 特許庁

ドライブのトランジスタのゲート破壊を回避しながら小型化することができ、ひいては消費電力を低く抑えることができるプリドライバ回路を提供する。例文帳に追加

To provide a pre-driver circuit which can miniaturize a driver while avoiding gate breakdown of transistors in the driver, and as the result, suppress the consumption power low. - 特許庁

このようにすることにより、昇圧電位ＶＰＰにおいて消費される電力を低減させることができ、ＶＰＰ発生回路のトランジスタサイズを小さくすることができ、チップサイズの小さな半導体記憶装置を提供することができる。例文帳に追加

Thus, electric power consumed at the boosting potential VPP can be reduced, transistor size of a VPP generating circuit can be miniaturized, and a semiconductor memory having small chip size can be provided. - 特許庁

ＭＯＳトランジスタの高周波領域におけるトランスコンダクタンスの劣化を招くことなく、低消費電力化を図ることが可能な増幅器などの提供。例文帳に追加

To provide an amplifier and the like which can reduce power consumption without deteriorating transconductance in a high frequency region of a MOS transistor. - 特許庁

高周波電力増幅回路を構成するトランジスタを低出力インピーダンスで駆動し、自己発振を起こすことなく安定にバイアス電流を可変制御することのできるバイアス調整回路を提供する。例文帳に追加

To provide a bias control circuit in which a bias current is stably variably controlled without the occurrence of self-oscillation by driving a transistor comprising a high frequency power amplifier circuit with low output impedance. - 特許庁

高電圧出力トランジスタのゲート電極へのダイナミックな荷電制御を採用して高電圧駆動能力および超低消費電力のレベルシフター構造が提供される。例文帳に追加

This invention provides a structure of a level shifter, with a high-voltage drive capability and ultra-low power consumption through the adoption of dynamic charge control to the gate electrode of a high-voltage output transistor(TR). - 特許庁

水素濃度が十分に低減されて高純度化された酸化物半導体層を用いる薄膜トランジスタは、リーク電流による消費電力の少ない半導体装置を実現できる。例文帳に追加

With use of a thin film transistor using a highly purified oxide semiconductor layer with sufficiently reduced hydrogen concentration, a semiconductor device with low power consumption due to leakage current can be achieved. - 特許庁

半導体基板上に形成され、水素濃度が十分に低減されて高純度化された酸化物半導体層を用いるトランジスタは、リーク電流による消費電力の少ない半導体装置を実現できる。例文帳に追加

With the transistor which is formed over the semiconductor substrate and includes a highly purified oxide semiconductor layer with a sufficiently reduced hydrogen concentration, a semiconductor device having small power consumption by the leak current can be obtained. - 特許庁

液晶表示装置において、画素トランジスタの長寿命化と消費電力を低減させるゲート信号の波形をより簡易な構成により出力する。例文帳に追加

To output waveform of a gate signal for lengthening life and reducing power consumption of a pixel transistor by a simpler configuration in a liquid crystal display device. - 特許庁

信号経路に挿入されたフローティングボディ型のトランジスタを用いて高速動作と低消費電力動作が可能な半導体装置を提供する。例文帳に追加

To provide a semiconductor device that can perform high speed operation and low power dissipation operation utilizing a floating body transistor provided in a signal path. - 特許庁

フラットパネル表示装置であって、同極性のトランジスタのみを使用した駆動回路構成において、消費電力を低減し、かつ動作を安定化させる。例文帳に追加

To reduce power consumption and stabilize operations in a driving circuit configuration using only transistors of the same polarity in a flat panel display device. - 特許庁

この発明は、増幅用トランジスタのコレクタ電圧に応じてアイドル電流を制御することにより、低歪特性を実現することができる電力増幅器用バイアス回路を提供する。例文帳に追加

To provide a bias circuit for a power amplifier achieving low distortion characteristics by controlling idle current in accordance with a collector voltage of an amplifying transistor. - 特許庁

この回路を電源と出力にスイッチングによって交互に切り替えて接続することにより、トランジスタの数を減らし、なおかつ不要な電力が流れない、きわめて熱損失の少ない低コストの変圧回路を実現することができる。例文帳に追加

Alternate connection of this circuit to a power supply and an output by switching can achieve an inexpensive transforming circuit with very little heat loss, wherein the number of transistors is decreased and unnecessary electric power does not flow. - 特許庁

回路ブロックを構成するＭＯＳ型トランジスタを同一構造にしたまま駆動電圧を下げ、消費電力を低くすることができる複数の回路ブロックから構成される半導体装置の提供。例文帳に追加

To provide a semiconductor device composed of a plurality of circuit blocks, in which the power consumption of the circuit blocks is reduced by reducing driving voltage of MOS transistors constituting the circuit blocks while keeping the structure of the MOS transistors unchanged. - 特許庁

電流コラプスを十分に緩和し、ＧａＮトランジスタが本来有している低いオン抵抗を利用した高効率の電力変換装置を実現できるようにする。例文帳に追加

To provide an efficient electric power conversion system which mitigates a current collapse sufficiently, and utilizes low on-resistance possessed essentially in a GaN transistor. - 特許庁

駆動電流が大きくリーク電流の少ない低消費電力のＭＩＳトランジスタを有する半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor device having an MIS transistor with a large drive current, a small leakage current, and low power consumption; and to provide a method of manufacturing the same. - 特許庁

これにより、テラビットスケールの垂直構造を有し、かつ低消費電力で動作する、炭素ナノチュ−ブを用いたナノサイズの垂直トランジスタを提供できる。例文帳に追加

Consequently, the nanosize vertical transistor, which has a vertical structure of a terra-bit scale, operates with little power consumption, and uses the carbon nanotubes 100, is obtained. - 特許庁

二つ以下のトランジスタと遅延回路とを組み合わせて、パルスの変換効率が高く、かつ低消費電力で回路規模の小さい短パルス発生回路を提供する。例文帳に追加

To provide a short pulse generation circuit by combining two or less transistors and a delay circuit, having a high conversion efficiency of a pulse, and having a small circuit scale with a low power consumption. - 特許庁

トランジスタのしきい値電圧の変動を抑制し、表示パネルに実装するドライバＩＣの接点数を削減し、表示装置の低消費電力化を達成し、表示装置の大型化又は高精細化を達成することを目的とする。例文帳に追加

To suppress fluctuation of a threshold value voltage of a transistor to reduce the number of contacts of a driver IC mounted on a display panel, thereby achieving a lower power consumption and upsizing or higher definition of the display device. - 特許庁

ブロック消去時における非選択メモリセルブロックでの余分な充放電を低減し消費電力を少なくするための、主ビット線と副ビット線の間に設ける選択トランジスタの占める領域を縮小する。例文帳に追加

To reduce an area occupied by selection transistors which are arranged between a main bit line and sub-bit lines to reduce power consumption by reducing excess charges/discharges in a non-selected memory cell block in block erasure. - 特許庁