「成長形トランジスタ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

本発明の接合電界トランジスタは、選択再成長によりゲートのｐｎ接合を形成する際、ｐ＋型高濃度ドーピング再成長層１４の直下に、ｐ＋型高濃度ドーピング再成長層１４よりも低濃度にドーピングされた低濃度ドーピング再成長層１３を挿入する。例文帳に追加

A junction electric field transistor according to this invention, when the a pn junction of a gate is formed in a selection regrowth, a low-concentration doped regrowth layer 13 doped at lower concentration than a p+ type high-concentration doped regrowth layer 14 is inserted directly under the p+ type high-concentration doped regrowth layer 14. - 特許庁

ＢｉＣＭＯＳプロセスと一体化されたポリシリコン−ポリシリコン間キャパシタを形成する方法が、ＣＭＯＳトランジスタのゲート電極の付着の間に、ポリシリコン−ポリシリコン間キャパシタの下部プレート電極を形成するステップと、ヘテロ接合バイポーラ・トランジスタのＳｉＧｅベース領域の成長の間に、上部ＳｉＧｅプレート電極を形成するステップとを含む。例文帳に追加

The method, which is integrated with a Bi CMOS process and which forms the polysilicon-to-polysilicon capacitor, comprises a step in which the lower-part plate electrode of the capacitor is formed, while the gate electrode of a CMOS transistor is stuck and a step in which an upper-part SiGe plate electrode is formed, while the SiGe base region of a heterojunction bipolar transistor is grown. - 特許庁

選択成長層１５が表面に形成されたＰＭＯＳトランジスタのシリコン基板１１内のソース／ドレイン拡散層上に、ＰＭＯＳ用コンタクトホール２０を形成する。例文帳に追加

PMOS contact holes 20 are formed on the source/drain diffusion layer in a silicon substrate 11 of a PMOS transistor having a selective growth layer 15 formed on the surface. - 特許庁

キャッピング層のパターニングを通じてライン形態シードを形成して結晶化することにより、結晶が成長する位置及び方向を調節して素子特性を向上させ、均一な値を有する薄膜トランジスターを提供する。例文帳に追加

To provide a thin film transistor improved in element characteristics, and so having their uniform values by adjusting the position and direction of crystal growth by forming a seed in a line form for crystallization through the patterning of a capping layer. - 特許庁

ベース・エミッタをエピタキシャル成長により形成するバイポーラトランジスタにおいて、真性ベースを薄くして遮断周波数を向上すると同時に、厚い外部ベースを形成することでベース抵抗を低減する。例文帳に追加

To reduce the base resistance of a bipolar transistor which has a base and an emitter formed by epitaxial growth, by forming a thick external base while improving a cut-off frequency by making an intrinsic base thin. - 特許庁

多結晶シリコン部分４７ｂを堆積分離構造４６上から除去する平坦化工程を行なった後、エピタキシャル成長部分４７ａに形成されたチャネル領域を有する少なくとも１つのユニポーラトランジスタを形成する。例文帳に追加

After a flattening step of removing the polycrystal silicon 47b from the deposited isolation structure 46, at least one unipolar transistor including a channel region formed in the epitaxial growth 47a is formed. - 特許庁

半導体基板の上面全体に、導電型不純物を含むアモルファスシリコン膜を堆積し、半導体基板の結晶方位を受け継ぎながらアモルファスシリコン膜を固相エピタキシャル成長させてエレベーテッド・ソース／ドレイン拡散層を形成し、この拡散層を用いてpMOSトランジスタとnMOSトランジスタを形成する。例文帳に追加

Over the entire topside of the semiconductor substrate, an amorphous silicon film containing conductive type impurities is deposited, an elevated source/drain diffusion layer is formed by solid-phase epitaxial growth of the amorphous silicon film, through succeeding to the crystal orientation of the semiconductor substrate, and a pMOS transistor and an nMOS transistor are formed by using this diffusion layer. - 特許庁

ソースドライバ２２内に形成されているトランジスタ２６では、半導体膜４１内の結晶の成長方向Ｄ１に沿って、ソース電極４５およびドレイン電極４６が配置されている。例文帳に追加

A source electrode 45 and a drain electrode 46 in a transistor 26 formed in the source driver 22 are arranged along the growth direction D1 of the crystal in the semiconductor film 41. - 特許庁

強誘電体キャパシタ１０２を有する半導体装置において、ＭＯＳトランジスタ２０に接続されたタングステン層３０を選択的成長法により形成する。例文帳に追加

In the semiconductor device having the ferroelectric capacitor 102, a tungsten layer 30 connected to an MOS (metal oxide semiconductor) transistor 20 is formed through the method of selective growth. - 特許庁

一方、ゲートドライバ２１内に形成されているトランジスタ２５では、ソース電極４５およびドレイン電極４６の配置が成長方向Ｄ１に沿っているものと、沿っていないものとが混在している。例文帳に追加

At the same time, the source electrode 45 and the drain electrode 46 are arranged along or not along the growth direction D1 in the transistor 25 provided to the gate driver 21. - 特許庁

選択的なエピタキシャル層の成長によりソース／ドレイン領域を形成するときに発生するファセットを防止する上昇された構造のソース／ドレインを有する電界効果トランジスタ及びその製造方法を提供する。例文帳に追加

To provide a field effect transistor with source/drain region of lift structure, which prevents facets that are produced when the source/drain regions are formed through the selective growth of an epitaxial layer and its manufacturing method. - 特許庁

一方、ＮＭＯＳトランジスタ３０ｎは、半導体基板の表面層を構成する面方位（１００）Ｓｉ−Ｇｅ層上にエピタキシャル成長させた面方位（１００）Ｓｉからなる歪半導体層１１に形成されている。例文帳に追加

On the other hand, the NMOS transistor 30n is formed in a distorted semiconductor layer 11 consisting of a plane orientation (100) Si obtained through epitaxial growth on a plane orientation (100) Si-Ge layer constituting the surface layer of the semiconductor substrate. - 特許庁

ｎ型ＧａＮ基板１の表面に、ｉ型ＧａＮ層２及びｎ型ＧａＮ層３をエピタキシャル成長させて、ｎ型ＧａＮ層３を活性層とする電界効果トランジスタを形成する。例文帳に追加

An i-type GaN layer 2 and an n-type GaN layer 3 are grown epitaxially on the surface of the n-type GaN substrate 1, and the field effect transistor where the n-type GaN layer 3 is set to be an active layer is formed. - 特許庁

この不連続改質領域で形成した仮想タイルＴＬにチャネル方向が略帯状結晶シリコン膜の結晶成長方向となるように薄膜トランジスタ等のアクティブ素子を有する駆動回路を作り込む。例文帳に追加

The drive circuit which has an active element, such as a thin-film transistor is fabricated so that the channel direction become the crystal growth direction of approximately strip-shaped crystal silicon film to a virtual tile TL which is formed in the discontinuous modify region. - 特許庁

ゲートドライバ２１およびソースドライバ２２に設けられている各トランジスタ２５・２６は、基板上にラテラル成長させて形成された結晶化半導体膜４１を含んで構成されている。例文帳に追加

Each of transistor 25, 26 provided to the gate driver 21 and the source driver 22 is structured to include a crystallized semiconductor film 41 formed on the substrate laterally grown. - 特許庁

本実施形態に係る有機電界効果トランジスタは、基台２０上に複数の薄片状の有機半導体単結晶１５ａを成長させる工程と、複数のトランジスタ用のゲート絶縁膜１２及び電極１１，１３，１４を備えるデバイス用基板１０に、複数の薄片状の有機半導体単結晶１５ａを転写する工程と、を有する。例文帳に追加

This manufacturing method of this organic field-effect transistor includes processes of: growing a plurality of flake-like organic semiconductor single crystals 15a on a base 20; and transferring the plurality of flake-like organic semiconductor single-crystals 15a to a substrate 10 for a device provided with a gate insulation film 12 for a plurality of transistors, and electrodes 11, 13 and 14. - 特許庁

よって、薄膜トランジスタの製造方法では、基板を準備し、所定の不純物を含むシリコンターゲットを形成し、そのターゲットから物理的気相成長法によってアモルファスシリコン層を堆積し、そのアモルファスシリコン層を結晶化することによって、閾値電圧を制御した薄膜トランジスタを得ることができる。例文帳に追加

In a method of manufacturing thin film transistor, the thin film transistor having a controlled threshold voltage can be obtained by preparing a substrate and forming the silicon target containing the impurity, and then, causing an amorphous silicon layer to deposit from the target by the physical vapor growth method and crystallizing the amorphous silicon layer. - 特許庁

リセスを形成する際に、できるだけ深くならないようにして、チャネル形成領域側に広げて形成でき、ＳｉＧｅ膜のエピタキシャル成長時の異常成長やトランジスタの素子分離特性の悪化を抑制できる半導体装置の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor device which can form a recess broadened toward a channel formation region by avoiding formation of the too deep recess, and can suppress abnormal epitaxial growth of an SiGe film upon its epitaxial growth or degradation of the element isolation characteristic of a transistor. - 特許庁

同一の半導体基板１１にバイポーラトランジスタ及び容量素子が形成され、エピタキシャル層で形成されたベース領域２０及び容量素子の上部電極２１が、同時に形成された気相成長層からパターニングされて形成されている。例文帳に追加

A bipolar transistor and a capacitive element are formed on the same semiconductor substrate 11 wherein a base region 20 formed of an epitaxial layer and the upper electrode 21 of the capacitive element are patterned from a vapor phase epitaxial growth layer formed simultaneously. - 特許庁

電解効果トランジスタ３３，３４はＳｉＯ_２層３２を還元してＳｉ半導体層を形成するか、ＳｉＯ_２層３２の上にＳｉ半導体層をエピタキシャル成長させて形成し、このＳｉ半導体層にソース、ゲート、ドレインの３電極を形成する。例文帳に追加

Electrolytic effect transistors 33, and 34 reduce the SiO_2 layer 32 to form an Si semiconductor layer, or an Si semiconductor layer on the SIO_2 layer 32 by epitaxial growth, and the three electrodes of a source, a gate and a drain are formed on the Si semiconductor layer. - 特許庁

メモリセルを覆う層間膜１０８に、駆動用トランジスタのゲート電極１０４ａｂと、Ｎ型拡散層１０６ｂに達する接続孔１０９ａを形成し、シリサイデーションを行って選択的にシリサイド層１１０を形成し、その上にポリシリコンを成長して高抵抗負荷を形成する。例文帳に追加

A gate electrode 104ab of a driving transistor and a contact hole 109a, reaching an N-type diffusion layer 106b are formed in an interlayer film 108 covering a memory cell and a silicide layer 110, are formed selectively by silicidation, prior of forming a high resistance load thereon by growing polysilicon. - 特許庁

半導体基板上に、エピタキシャル成長によりベース層を形成し、前記ベース層の一部をベース取り出し領域とするバイポーラトランジスタを備えた半導体装置において、前記ベース取り出し領域の上にシリコン層を形成し、このシリコン層の上にシリサイド層を形成した。例文帳に追加

In the semiconductor device in which a base layer is formed on a semiconductor substrate by an epitaxial growth and which has the bipolar transistor using a part of the base layer as a base extraction region, a silicon layer is formed in the upper section of the base extraction region, and a silicide layer is formed on the silicon layer. - 特許庁

逆スタガ型の薄膜トランジスタにおいて、ゲート絶縁層として窒化シリコン層と当該窒化シリコン層が酸化された酸化シリコン層を積層して形成し、該ゲート絶縁層の酸化シリコン層との界面直上から結晶成長した微結晶半導体層を形成する。例文帳に追加

In a reverse stagger type thin film transistor, a silicon nitride layer as a gate insulating layer and a silicon oxide layer formed as an oxide of the silicon nitride layer are laminated, and a microcrystalline semiconductor layer crystal grown directly from the upper surface of an interface of the gate insulating layer with the silicon oxide layer is formed. - 特許庁

半絶縁性基板１の上にエピタキシャル成長法によって、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５、エミッタキャップ層６の構成材料層を形成し、これらをメサ構造に加工してヘテロ接合バイポーラトランジスタ（ＨＢＴ）素子２０を形成する。例文帳に追加

Composition material layers of a sub-collector layer 2, a collector layer 3, a base layer 4, an emitter layer 5, and an emitter cap layer 6, are formed on a semi-insulating substrate 1 by epitaxial growth method; and are processed into a mesa structure to form a heterojunction bipolar transistor (HBT) element 20. - 特許庁

この薄膜トランジスタ１は、基板上に設けられたグレイン・フィルタ（凹部）１１２を起点として結晶成長を行い、グレイン・フィルタ１１２をほぼ中心とした領域１１４内に形成された略単結晶状態のシリコンの結晶粒を用いて形成される。例文帳に追加

The thin film transistor 1 is formed by carrying out crystal growth with a grain filter (recessed part) 112 formed on a substrate as a start point, and by using silicon crystal particles in almost mono-crystal conditions formed in a region 114 with the grain filter 112 as almost a center. - 特許庁

III-Ｖ族窒化物化合物半導体ＭＯＳ型電界効果トランジスタ１Ａは、GaNなどのIII-Ｖ族窒化物化合物半導体からなるエピタキシャル層３と、再成長技術を用いてそれぞれ形成された２つのオーミックコンタクト層８，９およびリサーフ層１０とを備える。例文帳に追加

The group III-V nitride compound semiconductor MOS field effect transistor 1A includes the epitaxial layer 3 formed of the group III-V nitride compound semiconductor such as GaN, a couple of ohmic contact layers 8, 9 and a resurf layer 10 formed by a regrowth technology. - 特許庁

不完全結晶成長領域を含まない多結晶シリコンでゲート電極または遮光部材のような金属パターン上に位置する半導体層を形成することにより、駆動特性及び信頼性を向上させる薄膜トランジスタ、その製造方法、及びこれを含む表示装置を提供する。例文帳に追加

To provide a thin film transistor that improves driving characteristics and reliability, a method for manufacturing the thin film transistor, and a display device including the thin film transistor by forming a semiconductor layer located over a metal pattern such as a gate electrode or a light shielding member by using polycrystalline silicon that does not include incomplete crystal growth region. - 特許庁

この電界効果型トランジスタは、ＡｌＧａＮ障壁層６の薄層部６ａは、第２のＧａＮ層４のＶ欠陥１３およびＶ欠陥１３に連なる第３のＧａＮ層５の非成長領域Ｇ１上に形成されているので、エッチングを行うことなく平坦部６ｂよりも薄くできる。例文帳に追加

In the field-effect transistor, the thin layer portion 6a of an AlGaN barrier layer 6 is formed on the V defect 13 of a second GaN layer 4 and the non-growth region G1 of a third GaN layer 5 continuous with the V defect 13, and thereby made thinner than a flat portion 6b without performing etching. - 特許庁

光電変換部ＰＤと複数の画素トランジスタからなる画素３８が２次元配列された画素領域と、画素領域内に形成され、トレンチ４２内にエピタキシャル成長による半導体層４３が埋め込まれて構成された画素間を分離する素子分離領域４１を有する。例文帳に追加

The solid state image sensor has a pixel region where pixels 38, each consisting of a photoelectric conversion part PD and a plurality of pixel transistors, are arranged two-dimensionally, and an element isolation region 41 which isolates between pixels formed in the pixel region and constituted of a semiconductor layer 43 embedded in a trench 42 by epitaxial growth. - 特許庁

本発明は、半導体基板に形成されたソース領域とドレイン領域をそれぞれ選択エピタキシャル成長技術を用い成長させて形成したソース部とドレイン部とそれらの間に設けられたチャネル領域を備えたＭＯＳトランジスタを備え、前記選択エピタキシャル成長によって形成されたソース部とドレイン部の前記チャネル領域からの高さが異なることを特徴とする。例文帳に追加

The semiconductor comprises a source part and a drain part formed by using a selective epitaxial growth technique in a source region and a drain region, respectively, formed on a semiconductor substrate and a MOS transistor equipped with a channel region provided therebetween, wherein the height of the source part formed by the selective epitaxial growth from the channel region is different from that of the drain part. - 特許庁

基板上１に、ゲート絶縁膜３０とゲート６０ａとゲート側壁のスペーサ８０ａを形成した後、選択的シリコン成長を適用してゲート上部に多結晶シリコン層１００を成長させ、基板上１には単結晶シリコン層を成長させるショットキー障壁トランジスタの製造方法である。例文帳に追加

In the method for manufacturing Schottky barrier transistor, after a gate insulating film 30, a gate 60a, and a spacer 80a of a sidewall of the gate are formed on a substrate 1, a polycrystalline silicon layer 100 is grown on the gate by applying selective silicon growth, and a single crystal silicon layer is grown on a substrate 1. - 特許庁

アモルファス状の低温バッファ層を形成することなく、直接窒化物半導体のａ軸とｃ軸の両方が揃った単結晶層を基板上に形成し、その単結晶層上に窒化物半導体層がエピタキシャル成長された窒化物半導体発光素子やトランジスタ素子などの窒化物半導体素子、およびその窒化物半導体単結晶層を直接成長する方法を提供する。例文帳に追加

To provide a method that directly grows nitride semiconductor devices such as nitride semiconductor light emitting device where a nitride semiconductor layer is epitaxially grown and a transistor device on a single crystal layer after the single crystal layer where both the a-axis and c-axis of the nitride semiconductor are arranged is directly formed on a substrate, without forming a low temperature-amorphous buffer layer and its nitride semiconductor single crystal layer. - 特許庁

基板１上に薄膜トランジスタを形成する方法であって、ソースＳ_1 およびドレインＤ_1 の形成が、上記基板１上に形成されたＳｉ多結晶膜からなるチャネルＣ_1 の表面のソースＳ_1 およびドレインＤ_1 形成予定部分に、ＰまたはＢを含有するＳｉＧｅ薄膜を成長させることにより行われる。例文帳に追加

In the process for fabricating a thin film transistor on a substrate 1, a source S_1 and a drain D_1 are formed by growing an SiGe thin film containing P or B in the source S_1 and drain D_1 forming parts on the surface of a channel C_1 which is formed of an Si polycrystalline film on the substrate 1. - 特許庁

エピタキシャル成長により形成された単結晶シリコン層１８からなるチャネル領域と、単結晶シリコン層１８の上部と下部に形成されたｎ型拡散領域１４、２３からなるソース・ドレイン領域と、ワード線２１からなる埋め込み型のゲート電極とを有する縦型セルトランスファトランジスタＴｒ１、Ｔｒ２、Ｔｒ３が形成される。例文帳に追加

Vertical cell transfer transistors Tr1, Tr2 and Tr3 having a channel region consisting of a single crystal silicon layer 18 formed by epitaxial growth, a source-drain region consisting of n-type diffusion regions 14 and 23 formed in upper and lower parts of the single crystal silicon layer 18 and an embedded gate electrode consisting of work line 21 are formed. - 特許庁

シリコン基板１１に形成した半導体素子（ＭＯＳトランジスタ１）のシリコンからなる一構成部品（ソース領域、ドレイン領域）が形成されるｐウエル領域１３上に、シリコン含有金属溶融液を接触させることで単結晶シリコンを結晶成長させたシリコン層２２（２２ｓ、２２ｄ）を設け、ソース領域１７、ドレイン領域１８を厚く形成したものである。例文帳に追加

A silicon layer 22(22s and 22d) wherein a single crystal silicon is crystal-grown by touching a silicon-contained metal molten liquid is provided on a p-well region 13 where one component (source region, drain region of silicon of a semiconductor element (MOS transistor 1) formed on a silicon substrate 11 is formed, with a source region 17 and a drain region 18 formed thick. - 特許庁

本縦型電界効果トランジスタ４０は、ｎ^+ シリコン基板１２上にエピタキシャル成長させたｎ−Ｓｉ層１４と、ｎ−Ｓｉ層の表面部に形成されたｐ−ベース拡散層１６と、ｎ−Ｓｉ層の表面部でｐ−ベース拡散層の内側に形成されたｎ^+ ソース拡散層１８とを備える。例文帳に追加

A vertical field effect transistor 40 has an n-Si layer 14 which is epitaxially grown on an n+-silicon substrate 12, a p-base diffusion layer 16 formed on the surface of the n-Si layer and an n+ source diffusion layer 18 formed on the inner side of the p-base diffusion layer on the surface of the n-Si layer. - 特許庁

炭化珪素半導体基板上に形成する半導体装置として、基板の（０００−１）面から０°超で以上１°未満傾斜した面上に成長したエピタキシャル層に、Ｐ型あるいはＮ型領域をイオン注入により選択的に形成して製造したダイオード、トランジスターなどとする。例文帳に追加

As the semiconductor device formed on a silicon carbide semiconductor substrate, a diode and a transistor, etc. are manufactured by selectively forming in the epitaxial layer grown on the surface which is inclined from a (000-1) surface of the substrate by 0 or more degree of the angle and less than 1 degree of the angle, by ion implanting a P-type or N-type region. - 特許庁

酸化シリコン膜表面に予め窒素−シリコン結合層を形成して、化学的気相成長法による窒化シリコン膜形成の潜伏時間を解消し、酸化シリコン−シリコン界面の窒化を抑えることで、トランジスタのしきい値電圧が負側にシフトし、チャネル移動度を劣化させる問題を回避する。例文帳に追加

To avoid the problem that a threshold voltage of a transistor is shifted to the negative side to deteriorate a channel mobility, by previously forming a nitrogen-silicon bond layer on a surface of a silicon oxide film, eliminating a hiding period of forming a silicon nitride film by a chemical vapor deposition method, and suppressing nitriding of a silicon oxide-silicon boundary. - 特許庁

Ｐ型低濃度エピタキシャル成長層４のＣＭＯＳ形成領域とは異なる領域に、ＰｃｈＤＭＯＳトランジスタを構成する、Ｎ型チャネル拡散層２４、ソース用のＰ型高濃度拡散層２６、Ｎ型高濃度拡散層２８、ゲート酸化膜３０及びゲート電極３２が形成されている。例文帳に追加

An n-type channel diffusion layer 24, a p-type high density diffusion layer 26 for a source, an n-type high density diffusion layer 28, a gate oxide film 30, and a gate electrode 32 which constitute a p-channel DMOS transistor are formed in an area different from the CMOS formation area of the p-type low density epitaxial growth layer 4. - 特許庁

Ｐ型半導体基板の上にＮ型のベース領域を構成するエピタキシャル成長層を形成した半導体基体に、Ｐ型半導体基板がコレクタ領域を構成する縦型のＰＮＰトランジスタを形成する半導体装置の製造方法について、ベース幅の制御性を改善する技術を提供する。例文帳に追加

To provide a technique for improving controllability of a base width regarding a method for manufacturing a semiconductor device where a vertical PNP transistor in that a P-type semiconductor substrate composes a collector region is formed on a semiconductor substrate where an epitaxial growth layer for composing an N-type base region is formed on the P-type semiconductor substrate. - 特許庁

化合物半導体ヘテロバイポーラトランジスタ素子構造の結晶成長において、コレクタ層／エミッタ層／ベース層界面におけるメモリー効果によるドーピング遅れを抑制するために、少なくともＡｌを含んだ化合物半導体で界面を形成し、急峻なアクセプター不純物ドーピング界面を実現する。例文帳に追加

In the crystal growth of a compound semiconductor heterobipolar transistor device structure, a compound semiconductor containing at least Al is used to form a boundary for suppressing doping delays due to memory effect at the boundaries among a collector layer, an emitter layer and a base layer, resulting in a steep acceptor impurity doping boundary. - 特許庁

ＰＮ接合ダイオードとフラッシュセルと周辺トランジスタとが同一のチップ上に形成された半導体集積回路において、ＰＮ接合ダイオード素子にシリサイドの異常成長が生じたとしても接合リークを起こすことがない構造を工程数を増大させることなく実現できるようにする。例文帳に追加

To realize a structure which does not cause junction leak even if abnormal growth of silicide is generated in a PN junction diode element without increasing the number of processes in a semiconductor integrated circuit wherein a PN junction diode, a flash cell and a peripheral transistor are formed on the same chip. - 特許庁

表面シリコン原子の再配列によって形成した複数のステップ１１およびテラス１２を有するミスオリエンテーション基板１０を用いて、その基板１０のテラス１２上にエピタキシャル成長させた極薄の結晶質二酸化シリコン膜１５をゲート絶縁膜としてＭＯＳ電界効果型トランジスタを構成する。例文帳に追加

With the use of a mis-orientated wafer 10 with a plurality of steps 11 and terraces 12 formed by rearranged surface silicon atoms, a MOS field-effect transistor is structured with a very thin crystalline silicon dioxide film 15 which is grown epitaxially on the terrace 12 of the wafer 10 as a gate insulating film. - 特許庁

エピタキシャル成長ベース層を有するバイポーラトランジスタであって、外因性ベース層を、化学的に極めて安定なシリコンカーバイド層を含む積層構造とすることにより、ドライエッチングによるコンタクトホール形成時にシリサイドの不完全な部分があったとしても、シリコンカーバイド層によってエッチングの突き抜けを防ぐことができるために、コンタクトホール形成の歩留まりを向上することが可能となる。例文帳に追加

This is a bipolar transistor having an epitaxial growth base layer, in which the penetration of etching through the silicon carbide layer is prevented by making the exogenous base layer into a laminated structure including a chemically extremely stable silicon carbide layer, even if there is an incomplete portion in silicide when forming a contact-hole through dry etching, thereby improving the contact-hole formation yield. - 特許庁