「振幅ゲート」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

振幅変調された高周波エネルギーを使用してゲート誘電体をプラズマ窒化するための方法及び装置例文帳に追加

METHOD AND APPARATUS FOR PLASMA NITRIDATION OF GATE DIELECTRICS USING AMPLITUDE MODULATED RADIO-FREQUENCY ENERGY - 特許庁

固体撮像装置は、クロック振幅制御回路１０の出力クロックが読み出しスイッチのゲートに印加される。例文帳に追加

In this solid state image pickup device, the output clock of a clock amplitude control circuit 10 is applied to the gate of a reading switch. - 特許庁

演算装置１３は、隣接する距離ゲートでほぼ同じ振幅となる周波数差成分に基づいて距離誤差を検出する。例文帳に追加

The arithmetic unit 13 detects the distance error based on a frequency difference component coming to have substantially the same amplitude at the adjacent distance gates. - 特許庁

ウエルによってバックゲートを制御するＦＤ−ＳＯＩを用いた回路（ＩＮＶ）において、ウエルの電圧振幅をゲートの入力電圧振幅よりも大きくし、またはダイナミックにエンハンス形とデプレッション形に変わるＭＯＳＴを使った回路にする。例文帳に追加

A circuit (INV) using FD-SOI MOS transistors each back gate of which is controlled by a voltage applied to each well is configured such that a voltage amplitude applied to each well is selected greater than an input voltage amplitude employs an MOS transistor dynamically switched to an enhanced mode and a depletion mode. - 特許庁

振幅の小さい入力信号ＩＮＳを、振幅の大きな出力信号／ＯＵＴＳに変換する振幅変換回路において、出力端子ＯＵＴを放電するトランジスタＱ５のゲートには、容量素子Ｃ１を介して入力信号ＩＮＳが供給される。例文帳に追加

In an amplitude conversion circuit that converts an input signal INS having a small amplitude into an output signal /OUTS having a large amplitude, the input signal INS is supplied to a gate of a transistor Q5 that discharges an output terminal OUT through a capacitance element C1. - 特許庁

この増幅回路５の前段に、低振幅入力信号Ｖｉnを入力し、入力信号Ｖｉnの振幅よりも大きな振幅を有する信号Ｖ１に変換して第１入力トランジスタＭＮ１のゲートに出力する前段増幅回路４が設けられる。例文帳に追加

A pre-stage amplifier circuit 4 that receives a low level input signal Vin, converts the input signal Vin into a signal V1 with a higher level than the level of the input signal Vin and outputs the signal V1 to the gate of the 1st input TR MN1 is provided to the pre-stage of the circuit 5. - 特許庁

レベルシフタ４８は、圧電素子を駆動させる際に、制御信号として、最大電位が印加電圧ＨＶ１と同じで、振幅が、印加電圧の振幅より小さい信号をＰＭＯＳ５２Ａのゲートに出力する。例文帳に追加

At the time of driving the piezoelectric element, a level shifter 48 outputs a signal that has a maximum potential equal to that of the applied voltage HV1 and an amplitude smaller than that of the same, to a gate of the PMOS 52A. - 特許庁

垂直走査器２より出力される走査クロックに同期したタイミングで、振幅がクロック振幅制御回路１０の出力に等しいクロックを各垂直選択スイッチ１ｃのゲートに供給する。例文帳に追加

A clock the amplitude of which is equivalent to the output of the clock amplitude control circuit 10 is supplied to gates of each vertical selection switch 1c in timing synchronized with the scan clock to be outputted from the vertical scanner 2. - 特許庁

具体的には、第１の振幅補償回路１１０の有する二つの入力部のうち一つを、トランジスタ１０６のゲート電極と電気的に接続させ、且つ第２の振幅補償回路１２０の出力部とも電気的に接続させる。例文帳に追加

To put it concretely, one of two inputs included in a first amplitude compensation circuit 110 is electrically connected to a gate electrode of a transistor 106 and electrically connected also to an output of a second amplitude compensation circuit 120. - 特許庁

このとき、電圧補償回路１１０はデジタル映像信号の電圧振幅を増幅もしくは振幅変換し、駆動用ＴＦＴ１０２のゲート電極に印加する。例文帳に追加

Then, a voltage compensation circuit 110 amplifies the voltage amplitude of the digital video signal or converts the amplitude, and applies the result to the gate electrode of a TFT 102 for driving. - 特許庁

立上り及び立下り時間，電圧スイング振幅及び持続時間を含む電極ゲートパルス特性は、レジスタ値，キャパシタ値，ゲート回路と分圧器ネットワークのツェナーダイオード特性によって調整できる。例文帳に追加

The electrode gating pulse characteristics, including rise- and fall-times, voltage swing amplitude and duration, can be modified by adjusting resistor and capacitor values and Zener diode characteristics of the gating circuit and voltage divider network. - 特許庁

前記ゲート作成器２１は、２分割フォトダイオード１２の出力信号に基づき、カンチレバ３の振幅を検出して前記ゲート信号Ｇを作成している。例文帳に追加

The gate voltage signal generator 21 generates the gate voltage signals G by detecting the amplitude of the cantilever 3 based on the output signal of a bisected photodiode 12. - 特許庁

クロック信号及び出力イネーブル信号の振幅が増大しているのでゲート電圧を増大させることができ、ゲート電圧の歪曲に起因する誤動作を防止することができる。例文帳に追加

Since amplitudes of the clock signal and the output enable signal are increased, the gate voltages can ne increased, so that the occurrence of the malfunction caused by distortion in the gate voltages is prevented. - 特許庁

そして、そのプリピット信号は、ウォブリングが最大振幅となる所定期間のみ周期的に開かれる第１ゲートを、かかるゲートが開のときに通過する。例文帳に追加

Then, this prepit signal is passed through a 1st gate which is periodically opened only in the specified period during the wobbling becomes to have the maximum amplitude, when such gate is opened. - 特許庁

Ｐチャネル厚ゲートトランジスタＰ１のゲートには、低圧信号を電源電位ＶＤＤ２から接地電位ＧＮＤのレベルの振幅に変換するレベルシフト部１が接続されている。例文帳に追加

A level shift section 1 that converts a low level signal into a level from the power supply voltage VDD2 to the ground level GND connects to the gate of the P-channel thick gate TR P1. - 特許庁

出力バッファ回路１０のトランジスタのゲートに掛かる電圧は１．６５Ｖであるため、トランジスタＴｎ２０，Ｔｐ２２のゲート耐圧は、１．６５Ｖ以上あればよく、信号出力の振幅３．３Ｖを超えない。例文帳に追加

Since a voltage loaded to a gate of a transistor in an output buffer circuit 10 is 1.65 V, 1.65 V or more is enough for gate voltage resistance of transistors Tn20, Tp22 and it does not exceed an amplitude 3.3 V of signal output. - 特許庁

データ線の電位が直接駆動トランジスタのゲートに書き込まれないため、駆動トランジスタのゲートに印加されるオンオフの電位と、データ線の振幅とを別に設定することができる。例文帳に追加

As the potential on the data line is not directly written in the gate of the driver transistor, the on-off potential to be applied to the gate of the driver transistor can be separately set from the amplitude of the data line. - 特許庁

Ｎ型ＭＯＳトランジスタのゲート電極と基板電極とを電気的に短絡し、かつゲート端子に印加する電圧として電源電圧から負電圧までの電圧振幅で用いる。例文帳に追加

The gate electrode of an N type MOS transistor and a board electrode are electrically short-circuited, and a voltage to be applied to the gate terminal is used with the voltage amplitude ranging from a power supply voltage to a negative voltage. - 特許庁

大きな振幅の入力信号に対して歪みの小さい出力信号が得られ、大きな絶対値の制御信号をゲート電極に印加した場合のゲートリーク電流の小さい、高電子移動度トランジスタを提供する。例文帳に追加

To provide a high electron mobility transistor which outputs a signal having a small distortion relative to an input signal of large amplitude, and has a small gate leakage current at the time of application of a control signal with a large absolute value to a gate electrode. - 特許庁

振幅の小さい差動増幅回路Ａ２の出力電圧を、ＮＭＯＳトランジスタＭ４及び抵抗Ｒ４からなるインバータ回路で構成した振幅拡張回路によって、接地電圧から入力電圧Ｖｉｎ近傍までの振幅でフルスイングするように振幅拡張を行って、出力トランジスタＭ１を直接制御するＰＭＯＳトランジスタＭ３のゲートに入力するようにした。例文帳に追加

Output voltage of a differential amplifier circuit A2 with small amplitude is amplitude-extended by an amplitude extension circuit constituted by an inverter circuit including an NMOS transistor M4 and a resistor R4 so as to fully swing with an amplitude between a grounding voltage to about an input voltage Vin, and inputted to a gate of a PMOS transistor M3 directly controlling an output transistor M1. - 特許庁

信号出力端子に電気的に接続されるＴＦＴのゲート電極に、容量手段に保持されている電圧を加えた電位が与えられることにより、当該ＴＦＴにおける振幅減衰が生ずることなく、信号出力端子からは正常な振幅の出力を得ることができる。例文帳に追加

The potential including the voltage held in capacitor means is applied to a gate electrode of a TFT electrically connected to a signal output terminal; thus, the output with normal amplitude can be obtained without causing amplitude attenuation in the TFT from the signal output terminal. - 特許庁

本装置においては、アンテナ１の受信信号出力が入力されると共に目的の波形を特定可能なように波形振幅の上限及び／又は下限を規定する複数の振幅閾値ゲートＡ１，Ａ２が経時的に設定されている。例文帳に追加

A plurality of amplitude threshold gates A1, A2 to which the reception signal output of an antenna 1 is inputted and which prescribe the upper limit and/or the lower limit of a waveform amplitude so as to be capable of specifying an object waveform are set in a time-dependent manner. - 特許庁

また、ＶＤＤＬ−ΔＶ振幅生成回路５によってノードＮ２をノードＮ１と同期して振幅させ、出力信号ＯＵＴとノードＮ２の充放電方向が逆方向になり、ゲート容量Ｃｇによるカップリングノイズの影響がキャンセルできる。例文帳に追加

Also, the circuit 5 makes the node N2 coincide with the node N1 to amplify it, an output signal OUT and the charging/discharging direction of the node N become opposite directions and the influence of coupling noise due to gate capacitance Cg can be canceled. - 特許庁

バイアス回路２４は、レベル検波回路３２で検出された基本周波数成分の振幅レベルとレベル検波回路３４で検出された基本周波数成分の振幅レベルとの比較結果に基づいて、ＦＥＴ１４のゲート端子１４ｇに印加するバイアス電圧を調整する。例文帳に追加

A bias circuit 24 adjusts a bias voltage applied to a gate terminal 14g of the FET 14 on the basis of the result of comparison between the amplitude level of the fundamental frequency component detected by the level detection circuit 32 and that detected by the level detection circuit 34. - 特許庁

フレーム毎にゲートラインの走査を実行する走査期間Ｓｔとゲートラインの走査を停止する非走査期間Ｎｔを設定し、走査期間Ｓｔにデータラインへ供給される一連の表示信号電圧の振幅形状に対して非走査期間Ｎｔにデータラインへ供給される一連の表示信号電圧の振幅形状が反転した形状となるようにする。例文帳に追加

A scanning period St for performing the scanning of gate lines and a non-scanning period Nt for stopping the scanning of the gate lines are set for each frame, and an amplitude shape of a series of display signal voltages supplied to data lines in the non-scanning period Nt is set to shape reversed to an amplitude shape of a series of display signal voltages supplied to the data lines in the scanning period St. - 特許庁

信号処理回路を、振幅が所定の周期で変化する振幅変化電圧信号をゲート電極Ｇに供給する振幅変化電圧信号発生回路４と、ドレイン電極Ｄから出力される電流信号を電圧信号に変換して該電圧信号を力の変化に応じて位相が変化する力変化表示電圧信号として出力する電流／電圧変換回路３とから構成する。例文帳に追加

The signal processing circuit comprises a variable amplitude voltage signal generating circuit 4 for supplying a variable amplitude voltage signal whose amplitude varies in a given period to a gate electrode G, and a current/voltage converting circuit 3 for converting a current signal output from a drain electrode D into a voltage signal and outputting the voltage signal as a force variation indicating voltage signal whose phase varies with varying force. - 特許庁

ＴＦＴ１５２のゲート電極と出力電極間に設けられた容量１５４は、ブートストラップによってＴＦＴ１５２のゲート電極の電位を上昇させ、入力信号に対してＴＦＴのしきい値による出力信号の振幅減衰を生ずることのない正常な出力を得る。例文帳に追加

A capacity 154 provided between the gate electrode of the TFT 152 and the output electrode raises the potential of the gate electrode of the TFT 152 by a bootstrap and obtains a normal output without amplitude attenuation of the output signal due to the threshold of the TFT to the input signal. - 特許庁

欠陥部の前後の二か所以上にゲートを設定して、ゲート内での信号振幅もしくは信号積分値比を検査し、この信号比を正常な部分でのリファレンスデータと比較することで、欠陥の有無や、空間的な分布を画像として提示する。例文帳に追加

Gates are set at two or more places before and behind a flaw part to inspect the signal amplitude or signal integrated value ratio in the gates, and this signal ratio is compared with the reference data at a normal part to exhibit the presence of a flaw or spatial distribution as an image. - 特許庁

ピーク検出回路４の出力を増幅回路５により増幅後、前記入力同期信号をＣＭＯＳ論理ゲート６に入力することにより、ＣＭＯＳ論理ゲート６の電源電圧を前記入力同期信号の振幅の中心電圧付近を閾値として波形整形を行う。例文帳に追加

After the output of the peak detecting circuit 4 is amplified by the amplifying circuit 5, the input synchronization signal is input to the CMOS logic gate 6 to waveform-shape the source voltage of the CMOS logic gate 6 based upon a threshold which is close to the center voltage of the amplitude of the input synchronization signal. - 特許庁

しきい値検出回路２０により検出されたしきい値を前記低振幅信号に加えて入力トランジスタＱ１のゲートに供給し、しきい値検出回路２１により検出されたしきい値をバイアス電圧ＶＢに加えて入力トランジスタＱ２のゲートに印加する。例文帳に追加

The threshold detected by the threshold detection circuit 20 is added to the low level signal and gives the resulting signal to the gate of the input TR Q1 and the threshold detected by the threshold value detection circuit 21 is added to the bias voltage VB and gives the resulting signal to the gate of the input TR Q2. - 特許庁

ＴＦＴ１５２のゲート電極と出力電極間に設けられた容量１５４は、ブートストラップによってＴＦＴ１５２のゲート電極の電位を上昇させ、入力信号に対してＴＦＴのしきい値による出力信号の振幅減衰を生ずることのない正常な出力を得る。例文帳に追加

A capacity 154 provided between a gate electrode of the TFT 152 and an output electrode raises the potential of the gate electrode of the TFT 152 by a bootstrap, and obtains a normal output without causing the amplitude attenuation of an output signal due to the threshold of the TFT to an input signal. - 特許庁

キャパシタからの電荷を出力ノードに転送して内部電圧を発生するための電荷転送ゲート（Ｑ６）のゲートへ制御電圧を与える制御電圧発生部（３０）において、切換信号（φＳＷ）に従って制御電圧の振幅を切換える。例文帳に追加

In a control voltage generating section (30) which gives control voltage to an electric charge transfer gate (Q6) of for generating internal voltage by transferring electric charges from a capacitor, the amplitude of control voltage is switched conforming to a switching signal (ϕSW). - 特許庁

偏平チューブ２とコルゲートフィン３との間をろう付けした後、そのコルゲートフィン３を振幅方向の中央位置で、上方から下方に刃物によって切断し、その切断されたフィン部材3aが下方に傾斜するとともに、対向するその切断端3bの間に隙間４が生じるようにする。例文帳に追加

A corrugated fin 3 is cut with a blade from upward to downward at the center position in its amplitude direction after brazing between a flat tube 2 and the corrugated fin 3 so that cut fin members 3a slope downward and a gap 4 is formed between mutually facing cut edge sets each consisting of cut edges of the fin members 3a. - 特許庁

アンテナ１８からの送信電力は、直交デジタルベースバンド信号Ｉ／Ｑの振幅がゲートアレイ１で論理演算により制御され、所定のレベルに制御される。例文帳に追加

The gate array 11 controls the level of the orthogonal digital base band signals I/Q through logical arithmetic operations to control the transmission power from the antenna 18 to have a prescribed level. - 特許庁

ＳＡにはＢＬに結合されたゲート受けの差動ＭＯＳ対を含む第１回路とＬＢＬに結合されフル振幅増幅及びデータ保持のための第２回路を含むようにする。例文帳に追加

SA includes a first circuit including differential MOS pairs for gate support connected to BL and a second circuit connected to LBL for full amplitude amplification and data retention. - 特許庁

論理回路３２は、それぞれが個別にテール電流を操作して出力電圧振幅を生成するよう動作可能な１以上の電流モード論理ゲートを含む。例文帳に追加

The logic circuit 32 includes one or more current mode logic gates which can operate to generate an output voltage amplitude by operating a tail current individually by each current mode logic gate. - 特許庁

出力段を構成するパワートランジスタのゲート電圧の振幅を制限すること無く、かつ、消費電流を増やすことなく、出力電流の切り替わり時における貫通電流の発生を防止する。例文帳に追加

To provide an amplifier circuit preventing generation of penetration current in switching output current without restricting amplitude of gate voltage of a power transistor which constitutes an output stage and without increasing current consumption. - 特許庁

短パルスの投入はヘッドユニットに設けられた温度センサからの温度情報に基づいて、ゲートアレイがその頻度やパルス幅や振幅を調整する。例文帳に追加

The short pulse is applied based on the temperature information received from a temperature sensor installed in a head unit, and a gate array adjusts the frequency, pulse width and amplitude. - 特許庁

制御トランジスタＭ１は、出力電圧Ｖｃｐとバイアス電圧Ｖｂ１との間で振幅する入力信号Ｓａをソースに受け、バイアス電圧Ｖｂ１をゲートに受ける。例文帳に追加

A control transistor M1 receives an input signal Sa swinging between an output voltage Vcp and a bias voltage Vb1 at its source while receiving the bias voltage Vb1 at its gate. - 特許庁

電源電圧Ｖ_ＤＶの変化に関わらず、ＨｉサイドのトランジスタＱ１０に対するゲート駆動電圧ＶＧ_ｂの振幅域が一定電圧ＶＧに維持される。例文帳に追加

Without reference to variations in supply voltage V_DV, the amplitude region of the gate drive voltage VG_b for the Hi-side transistor Q10 is held to the constant-voltage VG. - 特許庁

そして、差動出力回路の対をなすトランジスタＭＰ１、ＭＰ２を流れる電流の比が１０：１より小さい一定値を超えないようにベースもしくはゲートへの入力振幅が制御されている。例文帳に追加

Input amplitude to a base or a gate is controlled so that ratio of currents flowing in a pair of transistors MP1 and MP2 of the differential output circuit does not exceed a fixed value smaller than 10:1. - 特許庁

制御トランジスタＭ２は、入力信号Ｓａに同期して電源電圧Ｖｄｄと基準電圧Ｖｓｓとの間で振幅する入力信号Ｓｂをソースに受け、電源電圧Ｖｄｄをゲートに受ける。例文帳に追加

A control transistor M2 receives an input signal Sb swinging between a power supply voltage Vdd and a reference voltage Vss in synchronism with the input signal Sa at its source while receiving the power supply voltage Vdd at its gate. - 特許庁

高耐圧のコンデンサを用いることなく、回路設計及び製造が容易で且つ回路を構成するトランジスタのゲートソース間耐圧を超える振幅の信号を出力する出力回路を実現できるようにする。例文帳に追加

To provide an output circuit which is easily circuit-designed and manufactured and outputs the signals of an amplitude exceeding a breakdown voltage between the gate and source of a transistor constituting the circuit without using the capacitor of a high breakdown voltage. - 特許庁

ＳＡにはＢＬに結合されたゲート受けの差動ＭＯＳ対を含む第１回路とＬＢＬに結合されフル振幅増幅及びデータ保持のための第２回路を含むようにする。例文帳に追加

An SA includes: a first circuit including a differential MOS pair of gate receiving coupled to the BL: and a second circuit coupled to the LBL for full amplitude amplification and data holding. - 特許庁

温度情報を取得し、当該温度情報に基づいて、ゲート制御信号におけるロー電圧線、及び／または、ハイ電圧線の電圧振幅を切り換える。例文帳に追加

Temperature information is acquired, and based on the temperature information, voltage amplitude of a low-voltage line and/or a high-voltage line in a gate control signal is changed. - 特許庁