「素線絶縁導体」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

絶縁ブロック体の各凹部の底部は、配線を絶縁するための段差を有する形状とし、各下段に設けた配線部に光半導体素子の下部電極をダイボンド接続すると共に、各上段に設けた配線部に光半導体素子の上部電極をワイヤボンド接続して形成する。例文帳に追加

The bottom of each recessed portion of an insulating block is configured into a step shape to insulate wirings, and the lower electrode of an optical semiconductor device is connected to a wiring section provided on each lower stage through die bonding, and an upper electrode of the optical semiconductor device is connected with a wiring section provided on each upper stage through wire bonding. - 特許庁

本発明の半導体素子は、複数の柱パターンと、各々の前記柱パターンを囲むゲート絶縁膜と、各々の前記ゲート絶縁膜を囲み、かつ、隣接する前記ゲート絶縁膜間を連接する導電膜とを備え、該導電膜は、ゲート電極及び配線として機能することを含む。例文帳に追加

The semiconductor device includes a plurality of column patterns, a gate insulating film surrounding each of the column patterns, and a conductive film surrounding each of the gate insulating films and connecting the adjacent ones of the gate insulating films, and the conductive film functions as a gate electrode and a wiring. - 特許庁

半導体素子２上に、絶縁樹脂層４、７、延長配線５、メタルポスト６、外部接続端子８を備えるチップサイズパッケージにおいて、外部接続端子が応力緩和機構で、絶縁樹脂層が封止樹脂層を兼ねた耐熱性の絶縁樹脂層であること。例文帳に追加

In a chip size package comprising insulation resin layers 4, 7, extension wirings 5, metal posts 6, and outer connecting terminals 8 on a semiconductor element 2, the outer connecting terminals serve as a stress relaxing mechanism and the insulation resin layers are heat-resistive insulation resin layers also serving as sealing resin layers. - 特許庁

シリコン基板１０１の素子形成面に絶縁層１０５が設けられ、絶縁層１０５がシリコン基板１０１の端面から突出した張出部１０９を有する半導体装置１００において、張出部１０９は絶縁層１０５中に埋設されたＣｕの配線１０７を有する。例文帳に追加

In the semiconductor device 100 in which an insulating layer 105 having an overhung section 109 protruded from the end face of a silicon substrate 101 is formed on the element forming surface of the substrate 101, the overhung section 109 has Cu wiring 107 buried in the insulating layer 105. - 特許庁

高強度材の電磁拡管加工及び高変形量材の電磁拡管加工に使用しても、導体素線を被覆する絶縁樹脂が破損することがなく、繰り返し使用しても絶縁樹脂が破損したり絶縁性が劣化することがない電磁拡管用コイルを提供する。例文帳に追加

To provide a coil for, an electromagnetic expanded tube in which an insulating resin for covering a conductor strand is not damaged or deteriorated and the resin is not damaged or its insulation is not deteriorated even when the resin is repeatedly used even when is used for expanding the tube of a high-strength material and a high-deformation material. - 特許庁

半導体基板上に堆積された第１のライナー絶縁膜２０１、第１の層間絶縁膜２０２、第１のキャップ絶縁膜２０３の素子形成領域Ｒｌｏｇｉｃに第１の配線２１２を形成し、シールリング形成領域Ｒｓｅａｌに第１の支柱２１４を形成する。例文帳に追加

First wiring 212 is formed on the element forming region Rlogic of a first liner insulating film 201 deposited on a semiconductor substrate, a first interlayer insulating film 202, and a first cap insulating layer 203 while a first column 214 is formed in a seal ring forming region Rseal. - 特許庁

本発明の半導体装置は、絶縁基板と、絶縁基板上に固着された、複数の金属線からなる網目状の第１の金属網線（金属網線パターン）と、導電性接着材を介して第１の金属網線上に実装された半導体素子と、を備える。例文帳に追加

The semiconductor device is equipped with an insulating substrate, a 1st metal net wire (metal net wire pattern) in a net shape which is fixed on the insulating substrate and consists of a plurality metal wires, and a semiconductor element which is mounted on the 1st metal net wire across a conductive adhesive. - 特許庁

容量素子及びゲート電極を覆うように、前記半導体基板上に層間絶縁膜が形成され、その上に配線が形成されている。例文帳に追加

An interlayer insulating film is formed on the semiconductor substrate 100 so as to cover the capacitive element and the gate electrode, and a wiring is provided thereon. - 特許庁

半導体基板上に設けられている絶縁膜、銅配線及び銅ポストの露出面に対して、窒素系ガスを用いて、プラズマ処理する。例文帳に追加

To the exposed surfaces of the insulating film, the copper wiring, and the copper post provided on the semiconductor substrate; plasma processing is performed using nitride-based gas. - 特許庁

パワー回路を構成する半導体素子２０は、絶縁板１４の上の配線パターン３０に、はんだ４０によって接合される。例文帳に追加

A semiconductor element 20 constituting a power circuit is joined by soldering 40 on a wiring pattern 30 of the insulating plate 14. - 特許庁

ウエハ１を構成する半導体基板３の能動素子面上に絶縁層５を介してメタル配線層７が形成されている。例文帳に追加

Metal wiring layers 7 are formed via an insulating layer 5 on the active element surface of a semiconductor substrate 3. - 特許庁

金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法を提供する。例文帳に追加

To provide a method for manufacturing a semiconductor element having a metal-insulator-metal (MIM) capacitor and damascene wiring structure. - 特許庁

配線層２０の上に形成された絶縁樹脂層３０に搭載された半導体素子４０が封止樹脂５０により封止されている。例文帳に追加

A semiconductor element 40 mounted on an insulating resin layer 30 formed on a wiring layer 20 is sealed with a sealing resin 50. - 特許庁

半導体素子１０と、配線パターン６２を有する基板６０と、を絶縁性のフィラー６８を含む接着剤６４を介して対向させる。例文帳に追加

The semiconductor element 10 is opposed to a substrate 60 having a wiring pattern 62 through the adhesive agent 64 including an insulating filler 68. - 特許庁

特にＣｕ配線膜に対する絶縁膜として非常に有効な酸化膜、更には高性能な半導体素子を提供することである。例文帳に追加

To provide an oxide film which is very effective as an insulation film, particularly for Cu wiring film and moreover provide a high-performance semiconductor element. - 特許庁

なお、中心導体１０は、ＡＷＧ３４相当以上の細い撚線であり、絶縁体１１はフッ素樹脂である。例文帳に追加

The central conductor 10 is a thin stranded wire corresponding to AWG34 or higher, and the insulator 11 is fluororesin. - 特許庁

本発明は、複数の素子により形成された半導体装置において、厚い絶縁膜上にゲート配線を設ける。例文帳に追加

In the semiconductor device made of a plurality of elements, gate wiring is formed on a thick insulting film. - 特許庁

本発明による誘導素子（１）は、半導体基板上に絶縁層と配線層とが交互に積層された積層構造を有する。例文帳に追加

An induction element (1) has a laminate structure by which an insulating layer and a wiring layer are alternately laminated on a semiconductor substrate. - 特許庁

多層配線部からAVAI層間絶縁膜に亘る領域にＭＩＭ素子およびヒューズを形成し易い構造の半導体装置を得ること。例文帳に追加

To obtain a semiconductor device, having such a structure as an MIM element and a fuse can be formed easily in a region, ranging from a multilayer wiring portion to an AVAI interlayer insulation film. - 特許庁

絶縁樹脂層４０の半導体素子搭載面とは反対側の主表面に、外部接続領域６１を含む配線層６０が設けられている。例文帳に追加

A wiring layer 60, including an external connection region 61, is provided on a main surface, opposite to a semiconductor-element mounting side in an insulting resin layer 40. - 特許庁

素子分離領域により区分されたウェル領域をビット線として使用する半導体記憶装置においてウェル領域間の絶縁性を確保する。例文帳に追加

To assure insulation between well regions in a semiconductor storage device having the well regions partitioned by an element isolation region as bit lines. - 特許庁

活性領域の外周線から、素子分離絶縁膜と半導体基板との界面に沿って隙間が形成されている。例文帳に追加

A gap is formed along an interface between the element isolation insulating film and the semiconductor substrate from a circumference line of the active region. - 特許庁

半導体素子１０と、配線部１６及び絶縁基板１８の少なくとも一部とを接続するはんだ接合部１２を設ける。例文帳に追加

The semiconductor module is provided with: a semiconductor element 10 ;and a solder junction portion 12 for connecting a wiring portion 16 and at least a part of an insulating substrate 18. - 特許庁

絶縁被覆が施された複数の素線を有するフォーマ１１を、接続スリーブ８を介して他のフォーマ（導体端部）１１と接続する。例文帳に追加

The former 11 having a plurality of element wires applied with the insulating coating is connected to the other former (conductor end) 11 via a connecting sleeve 8. - 特許庁

補助容量素子１６０は、ゲート絶縁膜を介して対向配置される半導体層１０９と補助容量線１６２とによって構成される。例文帳に追加

An auxiliary capacitive element 160 is formed of a semiconductor layer 109 which is counter-arranged via a gate insulating film and an auxiliary capacitance line 162. - 特許庁

表面に絶縁膜を有する導体または半導体による基板の絶縁膜上に、導体による２つの電極パッドと、電極パッドの片方と基板とを導通させる構造と、電極パッド間を接続するヒューズ配線とを形成し、帯電量評価素子とする。例文帳に追加

This charging amount evaluation element is obtained by forming two electrode pads made of conductors, a structure for providing continuity between one of the electrode pads and a substrate, and a fuse wire for connecting the electrode pads to each other, on an insulation film of the substrate made of a conductor or semiconductor having the insulation film on its surface. - 特許庁

絶縁樹脂に設けられた開口部に半導体素子を配置し、表面配線層、裏面配線層に挟んで熱プレスを行うことで、半導体素子１を内蔵する半導体内蔵基板を形成する。例文帳に追加

The semiconductor element is disposed in an opening part provided in an insulating resin, which is then sandwiched between a front surface wiring layer and a rear surface wiring layer, and hot-press is applied thereto. - 特許庁

特に、金属線からなる導体が、炭素繊維からなる導体内に設けられており、該炭素繊維からなる導体の外周が絶縁体により被覆されていることを特徴とする自動車用電線。例文帳に追加

Especially, the conductor made of the metal wires is arranged inside the conductor made of the carbon fiber, and an outer periphery of the conductor made of the carbon fiber is covered by the insulation body. - 特許庁

半導体装置は更に、容量素子を覆う絶縁膜１４２と、絶縁膜１４２を貫通して下部電極１１０のＴｉＮ膜１１３と接触するビア配線１５０とを含む。例文帳に追加

The semiconductor device further includes an insulating film 142 covering the capacitive element, and the via interconnect 150 penetrating the insulating film 142 to come into contact with the TiN film 113 of the lower electrode 110. - 特許庁

絶縁膜の比誘電率が小さくて高速応答性に優れ、かつ、絶縁膜の機械的強度にも優れ、更には配線の信頼性が高い半導体素子を提供することである例文帳に追加

To provide a semiconductor element which has an excellent high-speed responsiveness with a small specific inductive capacity in an insulating film, and also has an excellent mechanical strength in the insulating film, and a high reliability in a wiring. - 特許庁

多孔性シリカである絶縁性薄膜の比誘電率が低く、半導体素子の銅配線工程におけるＣＭＰ工程に十分耐える機械的強度を有する絶縁性薄膜を提供する。例文帳に追加

To provide an insulating thin film being porous silica which has low specific dielectric constant and mechanical strength sufficiently resistant to a CMP process in a copper wiring process of a semiconductor device. - 特許庁

半導体ウェーハ１０上には、素子形成領域１及びダイシングライン領域２を被覆するように、多層の配線間を絶縁する積層された層からなる絶縁膜５が形成されている。例文帳に追加

A semiconductor wafer 10 is formed with an insulating film 5 constituted of laminated layers insulating multi-layer wiring so that an element formation area 1 and a dicing line area 2 can be coated. - 特許庁

炭素系繊維とそのバインダ用の有機高分子樹脂とからなる芯材層１の両面に絶縁層２が積層され、この絶縁層２の両面に配線導体３ａが設けられている。例文帳に追加

An insulating layer 2 is laminated on both surfaces of a core layer 1 that is made of carbonaceous fibers and an organic macromolecular resin for its binder, and a wiring conductor 3a is provided on both surfaces of the insulating layer 2. - 特許庁

絶縁膜のストレスに耐え、絶縁膜からの酸素や水分の影響を抑制しつつ、エレクトロマイグレーションの耐性や配線間の耐圧も改善することが可能な半導体装置の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor device by which withstanding against stress of an insulating film, improvement of resistance to electromigration and a withstanding voltage between wirings are achieved while suppressing the influence of oxygen and moisture from the insulating film. - 特許庁

換言すれば、半導体装置は、電源配線２１の下方において、シリコン層４の上面から絶縁層３の上面に達して形成された完全分離型の素子分離絶縁膜を備えている。例文帳に追加

In other words, the semiconductor device includes the element isolation insulating film of a completely separated type, which is formed so as to reach from the top surface of the silicon layer 4 to the top surface of the insulating layer 3, under the power supply wiring 21. - 特許庁

第１ダミー金属層２０、第２ダミー金属層２１、第３ダミー金属層２２は、集積回路領域３１の半導体素子や配線とは第１乃至第３の層間絶縁膜１２，１４，１６によって電気的に絶縁されている。例文帳に追加

The first, second, and third dummy metal layers 20, 21, 22 are electrically insulated from the semiconductor element and wiring of the integrated circuit region 31 by the first to third interlayer insulating films 12, 14, 16. - 特許庁

次に、半導体素子１１を覆うように絶縁樹脂１２を剥離材料２４上に形成した後、ビア１４、配線層１５、絶縁層１６、外部端子１７及びソルダーレジスト１８を形成する。例文帳に追加

Subsequently, after an insulating resin 12 is formed on the lifting material 24 so as to cover the semiconductor element 11, vias 14, a wiring layer 15, an insulating layer 16, external terminals 17 and a solder resist 18 are formed. - 特許庁

換言すれば、半導体装置は、電源配線２１の下方において、シリコン層４の上面から絶縁層３の上面に達して形成された完全分離型の素子分離絶縁膜を備えている。例文帳に追加

In other words, this semiconductor device is provided with a complete-isolation-type element isolation insulating film that is formed from the upper surface of the silicon layer 4 to the upper surface of the insulating layer 3 at the lower portion of the power supply wiring 21. - 特許庁

インダクタンス素子１ａは、コア組込み体の絶縁仕切り部６により２等分された半環状の巻線部８に、前記絶縁仕切り部６を対称軸として左右各々に、導体５を巻回し一対のコイルを形成する。例文帳に追加

In an inductance element 1a, a conductor 5 is wound around semicircular winding parts 8 bisected by an insulating partition 6 of a core assembly, in the right and the left with the insulating partition 6 as an axis of symmetry to form a pair of coils. - 特許庁

導体回路の構成要素が絶縁層に接した銅と無電解金めっきを少なくとも含み、絶縁層の表面粗さ（Ｒｚ）が2.0μｍ以下であることを特徴とするプリント配線板を提供する。例文帳に追加

A printed circuit board contains a constituting element of a conductor circuit including at least a copper and non-electrolyzed gold plating which touches an insulating layer so that the surface roughness (Rz) of the insulating layer is 2.0 μm or less. - 特許庁

往復母線を構成する往復導体を絶縁スペーサに接続する部分の構造の簡素化を図り、部品点数の削減を図ったガス絶縁開閉装置を提供する。例文帳に追加

To provide a gas insulated switchgear, from which the number of parts is reduced by simplifying the structure of the section which connects reciprocating conductors constituting reciprocating buses to an insulating spacer. - 特許庁

半導体素子を有する第２の半導体基板１００を、接着性絶縁膜を介して、能動素子を有する第１の半導体基板６０に対向配置し、前記第２の半導体基板に設けられた前記半導体素子の電気的動作に寄与する配線を、前記第１の半導体基板と前記接着性絶縁膜の間に延在して形成することにより、外部電極と接続する金属製のリード端子を不要とする。例文帳に追加

A second semiconductor substrate 100, having the semiconductor device, is disposed as opposed to a first semiconductor substrate 60 having an active element via an adhesive insulating film, and wiring contributing to an electrical operation of the semiconductor device provided on the second semiconductor substrate is extended and formed between the first semiconductor substrate and adhesive insulating film, thereby dispensing with a metal-made lead terminal that connects with an external electrode. - 特許庁

ソリッドケーブル1は、断面円形状の中心素線11の外周に、複数の断面扇状の異形素線12を同心円状に撚り合わせて構成される多層構造の導体10と、この導体10の外周に絶縁材を巻回して構成される絶縁層21とを具える。例文帳に追加

This solid cable 1 includes the conductor 10 of multilayer structure constituted by stranding concentrically a plurality of irregular strands 12 having a sector-shaped cross section, on an outer face of the center strand 11 having a circular cross section, and an insulating layer 21 constituted by winding an insulating material on an outer face of the conductor 10. - 特許庁

素子領域の形成された半導体基板表面に、層間絶縁膜と外部取り出し用の配線層とを備えた半導体装置であって、前記半導体基板端縁部で、前記配線層下に、前記層間絶縁膜に対してエッチング選択性のある下地層が形成され、不純物を含む層間絶縁膜が選択的に除去されている。例文帳に追加

An underlayer with etching selectivity with respect to the interlayer insulating layer is formed, and a portion of the interlayer insulating layer containing impurities in contact with the wiring layer has been removed at the edge of the semiconductor substrate. - 特許庁

半導体装置は、半導体基板１０に形成された半導体素子と、半導体基板１０の上方に形成され、半導体素子と電気的に接続された第１の配線４１Ａと、該第１の配線４１Ａの上方に誘電率が酸化シリコンよりも低い絶縁体からなる第３の層間絶縁膜２３を介在させて形成された第２の配線４２Ａとを有している。例文帳に追加

The semiconductor device has a semiconductor element formed on a semiconductor substrate 10, first wiring 41A formed above the substrate 10 electrically connected to the semiconductor element, and second wiring 42A formed above the first wiring 41A through a third layer insulation film 23 made of an insulator having a dielectric constant lower than a silicon oxide. - 特許庁