「素線絶縁導体」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

配線層５０と一体的に形成され、配線層５０から絶縁樹脂層４０側に突出している突起電極６０は、半導体素子２０に設けられた素子電極と電気的に接続されている。例文帳に追加

Bump electrodes 60 integrally formed with the wiring layer 50 and protruding from the wiring layer 50 toward the insulating resin layer 40 are electrically connected to the element electrodes provided in the semiconductor element 20. - 特許庁

また逆阻止半導体装置において、素子を半田付けする主配線には素子の端部に対向して溝を設けて端部と主配線間の絶縁破壊電圧を高くし、高い逆方向耐圧を確保する。例文帳に追加

In a reverse blocking semiconductor element device, a groove is provided in a main wiring for soldering elements and facing an edge of the element to raise dielectric breakdown voltage and to ensure high breakdown voltage in the backward direction. - 特許庁

芯材と、芯材上に超電導素線を螺旋状に巻き付けた導体層と、電気絶縁層と、超電導素線を螺旋状に巻き付けた磁気遮蔽層とを具える超電導ケーブルである。例文帳に追加

This superconducting cable is provided with the core material, a conductor layer with a superconducting element wire wound spirally around the core material, an electrically insulated layer, and a magnetic shielding layer around which a superconducting element wire is spirally wound. - 特許庁

或いは隣接するソース線コンタクトの間の素子分離絶縁膜24の上面の高さは、第２の選択ゲートトランジスタとソース線コンタクトとの間の素子領域における半導体基板23の主表面の高さより高い。例文帳に追加

Alternatively, the height of the upper surface of the element separation insulating film 24 between the adjacent source line contacts is higher than that of the main surface of the semiconductor substrate 23 in an element region between the second selection gate transistor and source line contact. - 特許庁

素線５ａ、５ｂの端面にこれと同径の外部導体用素線１７の端面を溶接して第１の溶接部１９を形成し、絶縁補強層１１の上に巻き付ける。例文帳に追加

First welded parts 19 are formed by welding the end surfaces of the strands 5a, 5b to the end surface of strands for external conductors, having the same diameters as the end surfaces of the strands 5a, 5b, and are wound on the reinforcing layer 11. - 特許庁

芯材と、芯材上に超電導素線を螺旋状に巻き付けた導体層と、電気絶縁層と、超電導素線を螺旋状に巻き付けた磁気遮蔽層とを具える超電導ケーブルである。例文帳に追加

This superconducting cable comprises a core material, a conductor layer with a supercondcuting wire wound spirally around the core material, an electrically insulated layer, and a magnetic shielding layer around which a superconducting wire is spirally wound. - 特許庁

半導体素子の動作および使用環境温度の変化等により熱が長期間にわたり繰り返し加えられたとしても絶縁基板にクラックが発生することがなく、半導体素子と配線基板との接続信頼性に優れた半導体装置を提供すること。例文帳に追加

To provide a semiconductor device wherein no cracking is generated in an insulating board even if a heat due to operation of a semiconductor device and a change in operating environment temperature is repeatedly applied, and connection reliability is superior between the semiconductor device and a wiring board. - 特許庁

半導体素子、特にシリコンを半導体材料として用いた半導体素子がセラミック絶縁基板を有する配線基板上に搭載された半導体装置において、熱応力による半導体素子の破壊が有効に防止され、１次実装信頼性と、２次実装信頼性とを同時に確保できる半導体装置とその実装構造を提供する。例文帳に追加

To provide a semiconductor device wherein breakdown of a semiconductor element by thermal stress is prevented effectively, and primary packaging reliability and secondary packaging reliability can be ensured simultaneously in a semiconductor device in which a semiconductor element, especially a semiconductor element which uses silicon as semiconductor material is mounted on a wiring board having a ceramic insulating substrate, and to provide its packaging structure. - 特許庁

絶縁基板１と、該絶縁基板１の表面または内部のうち少なくとも一方に形成された配線層３と、前記絶縁基板１の一方の主面１ａに形成された電気素子搭載部５と、前記絶縁基板１の他方の主面１ｂの周縁部７よりも内側に配置された頂部に平坦面９ａを有する凸状の突起部９と、前記周縁部７に形成された外部端子１１と、前記突起部９の平坦面９ａに形成された導体パターン１５とを具備してなり、前記外部端子１１の総面積よりも前記導体パターン１５の総面積が大きいことを特徴とする。例文帳に追加

Thus, the gross area of the conductive pattern 15 is made larger than that of the external terminal 11. - 特許庁

遮光材料からなる信号配線７,ゲート配線４,補助容量配線５および引き出し電極１７の下側に絶縁膜を介して画素毎に半導体薄膜２を形成する。例文帳に追加

A semiconductor thin film 2 is formed at every pixel under signal wiring 7, gate wiring 4, auxiliary wiring 5 and leader electrode 17 consisting of light shielding material through an insulated film. - 特許庁

下層配線上に形成される上層絶縁膜の平坦性を改善することにより、上層配線の寸法精度低下や断線を防止することができる高信頼性の半導体素子の製造方法を提供する。例文帳に追加

To provide a method for manufacturing a reliable semiconductor element that prevents a decrease in the dimensional precision and disconnection of upper-layer wiring, by improving the flatness of an upper-layer insulating film formed on lower-layer wiring. - 特許庁

上記発熱線が、絶縁被膜により被覆された導体素線を引き揃え又は撚り合わせ、芯線上に巻装してなるものであるコード状ヒータ。例文帳に追加

In the cord-like heater, the heating wire is made by winding around a core wire conductive element wires each coated with an insulating coating and aligned or stranded with each other. - 特許庁

水密絶縁電線のリサイクル処理方法として使用できる実用的な残留水密材の除去方法であって、水密絶縁電線の被覆材料を機械的に皮剥ぎした後、導体上に密着或いは導体素線間に残留している水密材を効率よく除去できる除去方法を提供することにある。例文帳に追加

To provide a practical removal method of a remaining watertight material usable as a recycle processing method of a watertight insulated wire, and capable of efficiently removing the watertight material adhering tightly to a conductor or remaining among conductor element wires after mechanically peeling a covering material of the watertight insulated wire. - 特許庁

導体上には防錆剤が塗布された水密絶縁電線であって、エチレン・エチルアクリレート共重合体或いはエチレン・エチルアクリレート共重合体どうしの混合物１００質量部に対して、ステアリン酸亜鉛が０．１〜０．７質量部添加された水密材が前記導体の素線間に充填された水密絶縁電線とすることによって、解決される。例文帳に追加

In the watertight insulated cable, anticorrosive is applied to conductors and a watertight material in which 0.1 to 0.7 pt.mass zinc stearate is added to 100 pts.mass of an ethylene-ethyl acrylate copolymer or mixture of copolymers is filled in between strands of the conductors. - 特許庁

複数の電力用半導体素子１７８１を有する電力用半導体装置において、複数の半導体チップ１７８１を導体２０の一方の面に接合し、前記導体２０の他方の面が、前記導体に対し剛性の低い絶縁樹脂シート２９で、前記導体と線膨張係数が同一の放熱用金属板３０に接着されていることを特徴とする。例文帳に追加

The semiconductor device for electric power including a plurality of semiconductor devices 1781 is characterized in that a plurality of semiconductor chips 1781 are joined to one surface of a conductor 20 and the other surface of the conductor 20 is bonded to a radiating metal plate 30 which is equal in the coefficient of linear expansion to the conductor with an insulating resin sheet 29 having lower stiffness than the conductor. - 特許庁

半導体基板１０には、フォトダイオードＰｄが水平方向に並ぶ画素Ｐ２１，Ｐｄ２２に共通して設けられ、当該半導体基板１０の上層にはフォトダイオードＰｄによる信号電荷を読み出すための配線層５０が層間絶縁膜３０に埋め込まれて形成されており、層間絶縁膜３０上には、各画素へ入射した光の透過を画素単位で制御するシャッター部２０が設けられている。例文帳に追加

A photodiode Pd is provided on a semiconductor substrate 10 commonly for pixels P21 and Pd22 arranged in the horizontal direction, and a wiring layer 50 for reading out signal charges from the photodiode Pd is formed on the upper layer of the semiconductor substrate 10 while being buried in an interlayer insulation film 30 on which a shutter section 20 for controlling the transmission of incident light to each pixel in pixel units is provided. - 特許庁

導体素線上に形成された絶縁皮膜と、その表面に形成された導電性皮膜を有する複合皮膜素線により複数ターンの巻線が構成され、上記導電性皮膜を介して隣接する複合素線が接触して、隣接する巻線の絶縁皮膜間の電位差を緩和するように構成した耐サージモータ。例文帳に追加

This surge resistant motor is constituted such that: the windings of a plurality of turns are constituted of compound coated strands having insulating coatings formed on conductor strands and conductive coatings formed on surfaces of the insulating coatings; and a difference in potential between insulating coatings of the adjacent windings is alleviated by the contact of the compound strands that are adjacent via the conductive coatings. - 特許庁

フレキシブルプリント配線板１４は、絶縁体層１と、絶縁体層１の一方の面に設けられた導体配線９と、導体配線９の少なくとも一部を含んで構成され、前記一方の面に搭載される半導体素子１６とボンディングワイヤー１７で接続されるボンディングパット部２２と、ボンディングパット部２２の直下において絶縁体層１を貫通する孔に充填されたボンディング用金属体７とを有する。例文帳に追加

A flexible printed wiring board 14 is provided with an insulator layer 1, conductor wiring 9 formed on one surface of the insulator layer 1, and a bonding pad 22 constituted by including at least a portion of the conductor wiring 9 and connected to a semiconductor element 16 mounted to one surface via a bonding wire 17 and a metallic body 7 for bonding packed in a hole put through the insulator layer 1 immediately under the bonding pad 22. - 特許庁

本発明に係る半導体素子の金属配線は、半導体素子が形成された半導体基板と、前記半導体素子に相応する部分にコンタクトホールを有し、前記半導体基板に形成される絶縁膜と、前記コンタクトホール内に形成されるＴｉＳｉＮベリア金属層と、前記ＴｉＳｉＮベリア金属層上に形成される銅配線とを含んで構成される。例文帳に追加

The metal wiring of the semiconductor element is constituted by comprising a semiconductor substrate on which the semiconductor element is formed, an insulating film which is formed on the semiconductor substrate while having a contact hole at the part corresponding to the semiconductor element, a TiSiN barrier metal layer formed in the contact hole, and the copper wiring formed on the TiSiN barrier metal layer. - 特許庁

ＳＡＷ装置１は、基板３と、基板３の第１主面３ａに設けられたＳＡＷ素子１１と、第１主面３ａに設けられ、ＳＡＷ素子１１に接続された配線導体１２と、ＳＡＷ素子１１及び配線導体１２を覆う絶縁性の保護膜２５とを有する。例文帳に追加

An SAW (Surface Acoustic Wave) device 1 includes: a substrate 3; a SAW element 11 provided on a first principal plane 3a of the substrate 3; a wiring conductor 12 which is provided on the first principal plane 3a and connected to the SAW element 11; and an insulating protective film 25 covering the SAW element 11 and the wiring conductor 12. - 特許庁

炭素繊維の表面に設けたニッケル、ニッケル合金、パラジウム、コバルトより選択される一種からなる下地金属層上に、１乃至複数層の金属層が設けられた金属被覆炭素繊維線を導体とし、該導体の周囲に絶縁被覆層が設けられている金属被覆炭素繊維電線である。例文帳に追加

In the metal-coated carbon fiber wire, an insulation coating layer is provided around a conductor, i.e. metal-coated carbon fibers where one or a plurality of metal layers are provided on an underlying metal layer consisting of one kind selected from nickel, a nickel alloy, palladium, and cobalt provided on the surface of carbon fibers. - 特許庁

半導体基板１上には絶縁層３を介して配線層４ａ、４ｂ、４ｃが形成され、ダイオード構造が放射線検出素子５１として形成された半導体チップ２０をベア状態のままで半導体基板１上に実装し、半導体チップ２０が実装される半導体基板１の材質と半導体チップ２０の材質とを同一とする。例文帳に追加

Wiring layers 4a, 4b, 4c are formed on a semiconductor substrate 1 through an insulating layer 3, and a semiconductor chip 20 having a diode structure formed as the radiation detection element 51 is mounted in the bare state on the semiconductor substrate 1, and a material of the semiconductor substrate 1 mounted with the semiconductor chip 20 is the same as a material of the semiconductor chip 20. - 特許庁

絶縁層が被覆された導体の素線もしくは前記素線を束ねた導線を撚り合わせて構成された集合線８の外周に融点の高いフッ素樹脂であるテトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体のＰＦＡで構成された絶縁層９を設け、その外周に融点の高いポリフェニレンスルファイド樹脂のＰＰＳで構成された接着層１０を設ける。例文帳に追加

At the outer periphery of aggregate wires 8 constituted by twisting strands of a conductor covered by an insulating layer or conductive wires in which the wires are bundled, an insulating layer 9 constituted of PFA of tetrafluoroethylene-perfluoroalkyl vinyl ether copolymer which is fluororesin of a high melting point is installed, and an adhesive layer 10 constituted of PPS of a polyphenylene sulfide resin of a high melting point is installed at its outer periphery. - 特許庁

半導体放射線検出器１２は、例えばＣｄＴｅからなる長方形の平板からなる５枚の半導体素子２と、半導体素子２の一方の面のカソード電極３と、半導体素子２の他方の面のアノード電極４と、５枚の半導体検出素子１を外側から被覆する絶縁体５とを含んで構成されている。例文帳に追加

The semiconductor radiation detector 12 includes five semiconductor elements 2 comprising a rectangular flat plate comprising, for example, CdTe, a cathode electrode 3 on one face of each semiconductor element 2, an anode electrode 4 on the other face of the semiconductor element 2, and an insulator 5 for coating five semiconductor detecting elements 1 from an outside. - 特許庁

半導体放射線検出器１２は、例えばＣｄＴｅからなる長方形の平板からなる５枚の半導体素子２と、半導体素子２の一方の面のカソード電極３と、半導体素子２の他方の面のアノード電極４と、５枚の半導体検出素子１を外側から被覆する絶縁体５とを含んで構成されている。例文帳に追加

This semiconductor radiation detector 12 is constituted to include five semiconductor elements 2, for example, comprising a rectangular flat plate comprising CdTe, a cathode electrode 3 on one side face of the semiconductor elements 2, an anode electrode 3 on the other side face of the semiconductor elements 4, and an insulator 5 for coating five semiconductor detection elements 1 from an outside thereof. - 特許庁

電気機器のコイル用電線として用いられる絶縁電線１であって、導体２と、導体２の外周に、珪素原子、チタン原子、アルミニウム原子のいずれかを有する改質剤化合物を含む燃料ガスで炎処理を施すことにより形成された改質皮膜３と、改質皮膜３の外周に、エナメル樹脂塗料を塗布、焼付けして形成された絶縁皮膜４とを有するものである。例文帳に追加

The insulated wire 1 to be used as a coil wire of an electric unit is provided with a conductor 2, a reforming film 3 formed on the outer circumference of the conductor 2 by carrying out a flame treatment by a fuel gas containing a reforming agent compound having either of silicon atoms, titanium atoms, and aluminum atoms, and an insulation film 4 formed by applying and baking an enamel plastic paint on the outer circumference of the reforming film 3. - 特許庁

本発明の樹脂封止型半導体素子１は、集積回路の形成された半導体基板２上に酸化シリコンからなる下地絶縁膜３が形成され、その上に集積回路に接続するアルミニウムからなる配線層４が形成され、さらに配線層４上に窒化シリコンからなるカバー絶縁膜５が形成されている。例文帳に追加

In the resin encapsulated semiconductor element 1, a ground insulating film 3 which consists of silicon oxide is formed on a semiconductor substrate 2 in which an integrated circuit is formed, thereon a wiring layer 4 is formed which is constituted of aluminum and connected with the integrated circuit, and a cover insulating film 5, constituted of silicon nitride, is formed on the wiring layer 4. - 特許庁

絶縁樹脂層の表裏を貫通するように所定の位置に整列した柱状の金属電極端子の周辺に金属板が配置されており、該絶縁樹脂層の上に複数の層からなる配線層が積層されており、該配線層の最上層に半導体素子がフリップチップ接続で搭載されている半導体装置。例文帳に追加

A metal plate is arranged on the periphery of columnar metal electrode terminals arrange at specified positions to penetrate an insulating resin layer, a multilayer wiring layer is formed on the insulating resin layer and a semiconductor element is mounted on the uppermost layer of the wiring layer through flip-chip connection. - 特許庁

金属配線層６は、ボンディングパッド部６ａを含み、ボンディングパッド部６ａは、層間絶縁膜５を介して、半導体素子部２０と重なるように配置され、層間絶縁膜５は、少なくともボンディングパッド部６ａの真下の領域、および、半導体素子部の真上の領域に配置される平坦な上面を有するポリイミド膜５ｂを含む。例文帳に追加

The metal wiring layer 6 includes a bonding pad portion 6a, which is disposed overlaying the semiconductor element portion 20 with the interlayer insulating film 5 interposed, and the interlayer insulating film 5 includes a polyimide film 5b with a flat upper surface disposed at least in a region right below the bonding pad portion 6a and a region right above the semiconductor element portion. - 特許庁

内部回路側では半導体素子回路を構成する金属配線パターンＷＰが層間絶縁膜ＩＬ及びビアＶＩＡを介して多層配線構造を実現している。例文帳に追加

Metal wiring patterns WP constituting semiconductor device circuits realize a multilayer interconnection structure at an inner circuit side through interlayer dielectrics IL and vias VIA. - 特許庁

半導体素子１の絶縁皮膜であるポリイミド層３上に、無電解銅めっき法により配線パターンを形成し、配線パターンに対して外部接続端子としてはんだボール１１を形成する。例文帳に追加

A wiring pattern is formed by the electroless copper plating method on a polyimide layer 3 forming an insulation film of semiconductor elements 1, and solder balls 11 are formed as external connection terminals for wiring patterns. - 特許庁

炭素含有シリコン酸化膜からなる絶縁膜に埋め込まれた金属配線を有する半導体装置において金属配線間の寄生容量を確実に低減できるようにする。例文帳に追加

To surely reduce parasitic capacitance between metal wires in a semiconductor device having metal wires embedded in a insulating film made of silicon oxide containing carbon. - 特許庁

炭素含有シリコン酸化膜からなる絶縁膜に埋め込まれた金属配線を有する半導体装置において、金属配線間の寄生容量を確実に低減できるようにする。例文帳に追加

To surely reduce the parasitic capacity between metal wiring in a semiconductor device having the metal wiring that is embedded, in an insulating film that is made of a silicon oxide film containing carbon. - 特許庁

複数の配線、コンタクト及びビアは、半導体装置の主要な機能を実現する為の回路を構成する素子及び配線から電気的に絶縁されている。例文帳に追加

The plurality of wirings, the contact and the via are electrically insulated from element and wiring constituting a circuit for realizing the main function of the semiconductor device. - 特許庁

電極パッド７０の直下域の下層側層間絶縁膜Ａ内にはダミー配線及びダミープラグとともに、半導体素子に電気的に接続された有効配線を配置する。例文帳に追加

Effective wiring electrically connected to the semiconductor is arranged together with dummy wiring and dummy plugs within the lower layer side interlayer insulating film A in the region directly under an electrode pad 70. - 特許庁

本発明は、配線基板を構成する絶縁体のフィブリル化を効果的に防止することにより、信頼性の優れた配線基板およびそれを用いた半導体素子の実装構造体を提供することを目的とする。例文帳に追加

To provide a reliable wiring board by effectively preventing an insulant that constitutes a wiring board from being fibrillated, and a semiconductor device mounting structure using the same. - 特許庁

絶縁基板に配置された接続パッドに半導体素子の電極がはんだバンプを介して接合される配線基板において、接続パッドのエレクトロマイグレーションによる空隙が抑制された配線基板を提供する。例文帳に追加

To provide a wiring board with electrodes of a semiconductor element being bonded with connection pads arranged on an insulation substrate via solder bumps, the wiring board inhibiting generation of voids due to electromigration of the connection pads. - 特許庁

絶縁層８には配線パターン９が形成されており、この配線パターン９と半導体素子７の接続端子７ａ，７ｂはメッキ処理されて導電性を有する接続孔１０で接続されている。例文帳に追加

On this insulation layer 8, this wiring pattern 9 and the connecting terminals 7a, 7b of the semiconductor element 7 are plated and connected via the connection hole 10 having conductivity. - 特許庁

複数の平形半導体スイッチ素子を直並列接続した場合のゲート駆動回路部分の絶縁の簡略化，配線リアクタンスの低減，および配線インピーダンスを整合させることにある。例文帳に追加

To simplify the insulation of a gate driving circuit and also reduce wiring reactances, and then, to match wiring impedances when flat semiconductor switching elements are connected in series and parallel with each other. - 特許庁

耐熱性が高く、絶縁膜の種類によらない、高信頼度の配線系および半導体素子を形成できる抜本的なヴィア配線接続構造を提供する。例文帳に追加

To provide a fundamental via wiring connection structure with high heat resistance that is available for any kind of insulation film and can form a highly reliable wiring system and semiconductor element. - 特許庁

半導体装置１では、素子搭載用基板２を構成する絶縁基材３の表裏面に配線層４Ａ、４Ｂが形成され、配線層４Ａ、４Ｂは被覆層５により被覆される。例文帳に追加

A semiconductor device 1 has wiring layers 4A and 4B formed on both sides of an insulating base 3 constituting a substrate 2 for element mounting, and the wiring layers 4A and 4B are coated with a coating layer 5. - 特許庁

容量素子領域Ｃは、半導体基板上に積層された複数の容量線ＣｐＬ１〜ＣｐＬ４と、それら複数の容量線ＣｐＬ１〜ＣｐＬ４の上下間に形成された複数の層間絶縁層とを備える。例文帳に追加

The capacitive element region C includes: a plurality of capacitance lines CpL1-CpL4 laminated on a semiconductor substrate; and a plurality of interlayer insulating layers formed between the upper and lower portions of the plurality of capacitance lines CpL1-CpL4. - 特許庁

素子間を分離する絶縁層を容易に形成することができ、また配線の段切れを防止することができ、さらには配線部における寄生容量も低減できる、半導体装置およびその製造方法を提供する。例文帳に追加

To provide a semiconductor device and method of manufacturing the same wherein an insulating layer for isolating elements from each other can be easily formed, interconnections can be protected against step disconnection, and furthermore interconnects can be reduced in parasitic capacitance. - 特許庁

耐熱性が高く、絶縁膜の種類によらない、高信頼度の配線系および半導体素子を形成できる抜本的なヴィア配線接続構造を提供する。例文帳に追加

To provide drastic via wiring connection structure that has superior heat-resistance property, will not depend on the kinds of an insulating film, and can form a reliable wiring system and semiconductor device. - 特許庁

金属配線が後続熱処理時、層間絶縁膜とのストレスによりリフティングされる現象を抑えられる半導体素子の金属配線及びその製造方法を提供すること。例文帳に追加

To provide metal wiring of a semiconductor device, which can prevent lifting of metal wiring due to a stress with an interlayer insulating film during a subsequent heat treatment, and a method of manufacturing the same. - 特許庁