「素線絶縁導体」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

銅からなる埋込配線構造を有する半導体装置において、配線キャップ用の絶縁膜１５ｂを、例えばトリメトキシシランガスと酸化窒素ガスとの混合ガスを用いたプラズマＣＶＤ法により形成されたＳｉＯＮ膜によって形成する際に、埋込第２層配線Ｌ２の導電性バリア膜１７ａが酸化されないようにする。例文帳に追加

In the case of forming an insulating film 15b for a wiring cap by an SiON film formed by a plasma CVD method using mixed gas of trimethoxysilane gas and nitrogen oxide gas in a semiconductor device having embedded wiring structure composed of copper, a conductive barrier film 17a of embedded 2nd film wiring L2 is prevented from being oxidized. - 特許庁

半導体レーザ素子５のアノードまたはカソードの何れかは、基台１の上面１ａに当接されたフレキシブル配線基板２の配線パターン２ｃに接続されており、配線パターン２ｃは、絶縁層２ｂの基台１に当接する部位に設けられた開口部７を介して、基台１に電気的に接続されている。例文帳に追加

Either one of the anode and cathode of the semiconductor laser element 5 is connected to the wiring pattern 2c of the flexible wiring board 2 abutted to the upper surface 1a of the base 1, and the wiring pattern 2c is electrically connected to the base 1 through an opening 7 provided on the part to be abutted to the base 1 of the insulating layer 2b. - 特許庁

絶縁テープの表裏両面に金属箔の配線パターンが形成されたテープ素材で構成され、前記テープ素材の表裏一方の面に配された前記配線パターンにおける多ピン構造のインナーリード部が半導体素子の電極バンプとフリップチップ方式で共晶接合されるテープフィルムにおいて、インナーリード部に対向した両面配線テープの反対面の裏面配線パターンは、半導体素子との接合時の荷重が各インナーリードに均等に加わるような形状で形成する。例文帳に追加

The tape film is composed of a tape material, having wiring patterns of metal foils formed on the front and back sides of an insulation tape 3 and multi-pin structured inner leads in the wiring pattern on one surface of the tape material are bonded eutectically to electrode bumps of semiconductor elements in the flip-chip system. - 特許庁

フィールド酸化膜の上に配線層を形成し、層間絶縁膜に対して、配線層や素子領域との電気的な接続を行うためのコンタクトホールを同時に形成する場合において、それぞれのコンタクトホールのアスペクト比の相違による不具合を解消し、半導体装置の歩留まりなどへの影響を抑制する。例文帳に追加

To eliminate a malfunction caused by a difference of an aspect ratio of each contact hole when a wiring layer is formed on a field oxide film and the contact hole to electrically connect an interlayer insulating film to the wiring layer, and an element area is formed simultaneously, and to control an influence of a semiconductor apparatus on an yield or the like. - 特許庁

ガラスおよび／またはそれが結晶化したマトリックス中に、アスペクト比が４以上、かつ配向度が５０％以上のセラミックフィラーを分散してなるガラスセラミックスからなる絶縁基板２の表面および／または内部に配線層３を形成してなる半導体素子収納用パッケージ（配線基板）１を作製する。例文帳に追加

In this semiconductor element housing package (wiring board) 1, wiring layers 3 are formed on and/or in an insulating substrate 2 composed of a glass ceramic prepared by scattering a ceramic filler having an aspect ratio of ≥4 and a degrees of orientation of ≥50% in glass and/or a matrix prepared by crystallizing the glass. - 特許庁

素子分離膜２０２とＴｒが形成された半導体基板２０１上に第１層間絶縁膜２０５を形成後、ビット線用接続孔２０６と接続導通パッド用接続孔２０７を形成し、全体の上に第１伝導層を形成しパターニングしてビット線２０８及び接続導通パッド２０９を形成する。例文帳に追加

A first interlayer insulating film 205 is formed on a semiconductor substrate 201 where an element isolation film 202 and a Tr are formed, then a bit line connection hole 206 and a connection conduction pad connection hole 207 are provided, and a first conductive layer is formed and patterned for the formation of a bit line 208 and a connection conduction pad 209. - 特許庁

ＰＤ１３が形成された半導体チップ１０の素子形成面側の表面に更に再配線用層間絶縁膜１３と、この上に形成された各ＰＤ１３とそれぞれ対応するＥＢＰ２１と、チップ１０上に対応するＰＤのないＤＢＰ２３と、ＰＤ１３と対応するＥＢＰ２１を接続する４１と、ＤＢＰ２３と所定のＥＢＰ２１とを接続するＤＢ再配線４３を備える。例文帳に追加

The device is provided with interlayer insulating films for rewiring 13 on a surface of an element forming face side of the semiconductor chip 10 where PD 13 is formed, EBP 21 corresponding to PD13 formed on the film, DBP 23 where corresponding PD does not exist on the chip 10, the wiring 41 connecting EBP 21 corresponding to PD13, and DB rewiring 43 connecting DBP23 with prescribed EBP 21. - 特許庁

誘電絶縁膜を２つのメタル配線２の間に挟んで構成した複数のキャパシタを単位として、それらの単位のメタル配線２同士を直列に接続したコンタクトチェーン１３と、このコンタクトチェーン１３の両端に設けたパッド４とを備えたコンタクト抵抗評価用の半導体装置において、少なくとも一方のパッド４に、電荷吸収用の保護素子１４を接続する。例文帳に追加

The semiconductor device for evaluating the contact resistance comprises contact chains 13 where the metal lines 2 of units, each comprising a plurality of capacitors constituted by sandwiching a dielectric film between two metal lines 2, are connected in series, and pads 4 provided at the opposite ends of the contact chains 13 wherein at least one pad 4 is connected with a protective element 14 for absorbing charges. - 特許庁

絶縁基板上に電子部品素子を搭載する金属のダイパット部を含む回路導体を形成した後、前記ダイパット部とボンデングパッド部の間に溝部をレーザ加工により設けることにより、近接パット部間でも溝加工が可能であり、電子部品素子を近接して搭載が可能なプリント配線板を提供できる。例文帳に追加

After a circuit conductor, including a metallic die pad part for mounting the electronic component elements, is formed on an insulating substrate, a groove part is provided between the die and bonding pad parts by laser machining, thus achieving groove machining even between the adjacent pad parts, and hence providing the printed-wiring board where the electronic component elements can be mounted adjacently. - 特許庁

エチレン系共重合体を主体とする樹脂成分１００質量部に対し、ポリブロモフェニルエーテル及びポリブロモビフェニールを除く臭素系難燃剤１５〜８０質量部、三酸化アンチモン１０〜７０質量部および金属水和物１０〜６０質量部を含む樹脂組成物が導体の周りに被覆されており、当該被覆樹脂が架橋されている難燃性絶縁電線。例文帳に追加

The flame-retardant insulated wire is formed by covering a conductive body with a resin composition containing 15-80 pts.mass bromine-based flame retardant except polybromo phenyl ether and polybromo biphenyl, 10-70 pts.mass antimony trioxide and 10-60 mass% metal hydrate per 100 pts.mass resin component consisting essentially of an ethylenic copolymer, wherein the coated resin is cross-linked. - 特許庁

層間絶縁膜平坦化、シャロートレンチ分離形成、金属埋め込み配線形成等のＣＭＰ技術において、酸化珪素膜、金属埋め込み膜等へ研磨傷を発生させずに短時間でＣＭＰが実施できる微粒子、研磨材、それを用いた基板の研磨方法、半導体装置の製造方法を提供する。例文帳に追加

To provide microparticles capable of performing CMP in a short time without causing grinding defects on a silicon oxide membrane, a metal embedded membrane and the like in CMP technologies such as interlayer insulating film planarization, shallow trench separation forming and metal embedding wiring forming, to provide an abrasive, and to provide a method for grinding substrates and a method for producing the semiconductor devices by using the abrasive. - 特許庁

環境や人体への影響を解消することができるうえに、かつ優れた耐熱性、機械物性、電気特性を有するため、半導体素子を支持部材に接合させる接合剤として、又は、ビルドアッププリント配線基板の絶縁層間の導通をとるための導通用ペーストとして好適な導電性樹脂ペースト用エポキシ樹脂組成物を提供する。例文帳に追加

To obtain an epoxy resin composition for a conductive resin paste which is suitable as a bonding agent that bonds a semiconductor element to a support member or as a conducting paste that gives continuity between the insulation layers of a build-up printed wiring board since influences of the composition on the environment and human body can be eliminated, and in addition, it has excellent heat resistance, mechanical properties, and electrical characteristics. - 特許庁

また、半導体集積装置が基板に装着されて電源電圧の供給を受けられる活性状態となり、静電破壊が発生し難い状態になってからは、Ｄ−ＮＭＯＳ７３，７４が絶縁素子となり、ＰＭＯＳ７１及びＮＭＯＳ７２のゲートが信号線Ｌｓ５から遮断されるので、通常のデバイス機能に悪影響を及ぼすことない。例文帳に追加

In addition, a normal device function is not reversely affected, because the D-NMOS 73, 74 become insulating elements and the gates of the PMOS 71 and NMOS 72 are blocked from the signal line Ls5, after the semiconductor integrated device is attached to a substrate and becomes in active state, which can receive the power supply, and is in state that electrostatic destruction hardly occurs. - 特許庁

耐熱性および絶縁性を兼ね備えた無機粉体を、比較的高価なシリコーン樹脂、変性シリコーン樹脂、あるいはポリカルボシランなどのケイ素を含む樹脂以外の樹脂溶液に分散させ、その無機粉体分散樹脂溶液を導体上に塗布して焼き付けることによって無機粉体含有樹脂被覆電線２１を作製する。例文帳に追加

An inorganic powder-containing resin coated electric wire 21 is prepared in such a way that heat-resistant insulating inorganic powder is dispersed in a solution of resin other than relatively expensive silicon-containing resin, such as silicone resin, denatured silicone resin, or polycarbosilane, an inorganic powder dispersed resin solution obtained is applied to a conductor and baked. - 特許庁

シリコンウエハー上に膜厚０．５〜０．６μｍの膜を形成し、荷重１０ｍｇで測定した時の膜の硬度ＤＨＴ_115 が０．４５ＧＰａ以上で、１ＭＨｚで測定した比誘電率が１．９〜２．４である低誘電率膜及びこの低誘電率膜を多層配線の層間絶縁膜として用いた半導体素子。例文帳に追加

The low-permittivity film of 0.5-0.6 μm, formed on a silicon wafer has a hardness of 0.45 GPa or more in DHT115 as measured at a weight of 10 mg and a specific permittivity of 1.0-2.4 as measured at 1 MHz, and the semiconductor element uses this low-permittivity film as a layer insulation film of a multilayer wiring. - 特許庁

ダミーセル領域において、アクティブエリア上の容量カップリング比を大きくしてインターポリ絶縁膜にかかる電圧を低減できると共に、素子分離領域上の制御ゲートの窪みによって発生する制御ゲートの断線を防止することができる不揮発性半導体記憶装置及びその製造方法を提供する。例文帳に追加

To provide a nonvolatile semiconductor storage device that reduces a voltage applied to an inter-poly insulating film by increasing a capacity coupling rate on an active area in a dummy cell region, and prevents wire breaking of a control gate caused by a hollow of the control gate on an element isolation region, and to provide a method of manufacturing the nonvolatile semiconductor storage device. - 特許庁

パワーモジュール１は、二つのＡＬ回路基板（ＡＬ層）２、３の間に、ＡＬＮからなる絶縁セラミックス層（セラミックス層）５が挟まれて接合された第一接合体（接合体、パワーモジュール用基板）６及び第二接合体（接合体）７と、第二接合体７のＡＬ回路基板２に配線されたＳｉチップ（大電力半導体素子）８とを備えている。例文帳に追加

The power module 1 is provided with a first juncture (juncture, power module substrate) in which an insulating ceramic layer (ceramic layer) 5 including an ALN is sandwiched between two AL circuit substrates (AL layer) 2, 3 and bonded, a second juncture (juncture) 7 and a Si chip (large electric power semiconductor element) 8 wired to the AL circuit substrate 2 of the second juncture 7. - 特許庁

配線層間絶縁膜３４を、Ｓｉ−Ｈ結合を有するアルコキシ化合物、又はＳｉ−Ｈ結合を有するシロキサンの何れか一と、Ｏ_2、Ｎ_2Ｏ、ＮＯ_2、ＣＯ、ＣＯ_2、又はＨ_2Ｏの何れか一の酸素含有ガスとからなる成膜ガスをプラズマ化し、反応させて形成することを特徴とする半導体装置の製造方法による。例文帳に追加

In this method for manufacturing a semiconductor device, the wiring interlayer insulating film 34 is formed by making either alkoxy compound having a Si-H bond or siloxane having a Si-H bond and a film forming gas composed of either one of oxygen-containing gas, O2, N2O, NO2, CO, CO2 or H2O into plasma and react each other. - 特許庁

電気絶縁物を導体に被覆した巻線をエポキシ樹脂組成物でモールド硬化したモールドコイルにおいて，該エポキシ樹脂組成物はエポキシ樹脂と，特定の有機ケイ素化合物と、酸無水物硬化剤と、無機充填剤とを必須成分として含むことを特徴とするモールドコイルとその製造方法。例文帳に追加

This molded coil and the method for producing the coil are characterized in that the epoxy resin composition comprises an epoxy resin, a specific organosilicon compound, a curing agent of an acid anhydride and an inorganic filler as essential components in the molded coil obtained by carrying out mold curing of a coil prepared by coating a conductor with an electrical insulating material by the epoxy resin composition. - 特許庁

絶縁基板１０１上に薄膜トランジスタを有する画素を複数配列した半導体装置において、薄膜トランジスタのゲート電極１１４″とゲート配線１１４の少なくとも一方、又は／及びソース・ドレイン電極は、Ａｌ−Ｎｄ（アルミニオジウム）合金、ＡｌとＡｌ−Ｎｄ（アルミニオジウム）合金とを積層した構成、Ａｌ−Ｎｄ（アルミニオジウム）合金とＡｌとを積層した構成である。例文帳に追加

In the semiconductor device has pixels with thin-film transistors arrayed on an insulating substrate 101, at least one of the gate electrode 114" and gate wire 114 of a thin-film transistor or/and the source-drain electrode are formed, by laminating Al-Nd(aluminum neodymium) alloy and Al and Al-Nd alloy, and laminating Al-Nd alloy and Al. - 特許庁

半導体素子１２に対し、抵抗ラダー８０の近傍に抵抗ラダー用電極８２ａ〜８２ｅを設ける一方、絶縁性フィルム１８に対し、入力側アウターリード２２と抵抗ラダー用電極８２ａ〜８２ｅとを接続する抵抗ラダー用接続パターン２１及び金属配線パターン５４を設ける。例文帳に追加

While the semiconductor element 12 is provided with electrodes 82a to 82e for a resistance ladder nearby the resistance ladder 80, an insulating film 18 is provided with a connection pattern 21 for the resistance ladder which connects an input-side outer lead 22 to the electrodes 82a to 82e for the resistance ladder, and a metal wiring pattern 54. - 特許庁

半導体集積回路、液晶表示素子用ＴＦＴ回路等の回路製造用のポジ型レジストとして、アルカリ水溶液からなる現像液によって現像でき、感度、現像性、残膜率、耐熱性、基板との密着性等に優れた感放射線性材料、さらに層間絶縁膜、カラーフィルター保護膜、回路保護膜等の永久膜として、耐熱性、基板との密着性、可視光領域における透明性、耐薬品性、寸法安定性等に優れた感放射線性材料を提供する。例文帳に追加

To provide a radiation sensitive material superior in sensitivity, developability, etching endurance, heat resistance, and adhesion to a substrate and developable with an aqueous alkaline developing solution and usable for a positive resist for manufacturing the semiconductor integrated circuit and the like by using a copolymer composed essentially of repeating units derived from specified monomers. - 特許庁

上部配線層１１２を形成する工程は、絶縁膜の凹部１０６および１０７の内側壁および底面を覆う炭素含有ＴａＮ層１０９を化学的気層成長法によって堆積する工程と、ＴａＮ膜１０９の表面のうち、凹部底面上に位置する部分１０９ｂにイオンを照射する工程と、ＴａＮ膜１０９上に銅１１０および１１１を堆積する工程とを含む半導体装置の製造方法。例文帳に追加

The process of forming the upper wiring layer 112 includes a step of depositing a carbon- containing TaN layer 109 on the internal side faces and bottoms of the recessed sections 106 and 107, a step of irradiating the partial surface 109b of the TaN film 9 on the bottoms of the recessed sections 106 and 107 with ions, and a step of depositing copper films 110 and 111 on the TaN film 109. - 特許庁