「素線絶縁導体」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

紫外線等の活性光線にて露光が可能な、半導体素子表面に成膜され、絶縁保護膜となるポジ感光性樹脂組成物と、この樹脂組成物のポジ型パターン形成方法を提供する。例文帳に追加

To provide a positive photosensitive resin composition which is exposed to active rays such as UV rays and formed into a film functioning as an insulating protective film on the surface of a semiconductor device, and also to provide a method for forming the positive pattern of the resin composition. - 特許庁

素子（３０）が形成された半導体基板（２４）と、前記半導体基板上に形成され、３以下の比誘電率を有する低誘電率絶縁膜（１４）中に埋め込まれたプラグ（１９ａ）および配線層（１９ｂ）とを具備する半導体装置である。例文帳に追加

The semiconductor device is provided with a semiconductor substrate (24) on which elements (30) are formed and a plug (19a) and a wiring layer (19b) which are formed on the semiconductor substrate (24) and are buried in a low-dielectric-constant insulating film (14) exhibiting relative permittivity of 3 or below. - 特許庁

ＩＣチップおよび受動素子が実装されるモジュール基板ＭＣＢを絶縁性基板３７に信号伝達に用いられる導体パターン３６Ｓおよび基準電位と電気的に接続する導体パターン３６Ｇを含む導体パターンを貼付した単層の配線構造とする。例文帳に追加

A module board MCB, wherein an IC chip and a passive component are mounted, has a monolayer wiring structure where a conductive pattern 36S used for signal transmission and a conductive pattern containing a conductive pattern 36G for connecting to the reference electrically are stuck to an insulating board 37. - 特許庁

絶縁されている銅線のより合わされた複数の対になっている導電素子 (２４) と、導体対又は導体対のグループの周囲にらせん状に形成され又は巻きつけられる発火遅延性繊維の層 (５４) と、導体対と繊維層の周囲に形成される誘電体被覆膜 (３２) とを含む。例文帳に追加

This electric cable comprises a plurality of pairs of conductive elements 24 having insulated copper wires stranded, ignition delayed fiber layers 54 spirally formed or wound around the conductor pairs or groups of the conductor pairs and a dielectric coated film 32 formed around the conductor pairs and the fiber layers. - 特許庁

インダクタンス素子を構成する巻き線状の帯状導電膜の下の半導体基板表面に、酸素のイオン注入法により形成される厚い絶縁領域を形成する。例文帳に追加

A thick insulator region, which is formed by an oxygen-ion injection process, is formed on a surface of a semiconductor substrate under a winding-shaped strip of conductive film configuring an inductance element. - 特許庁

更に、第２は、インダクタンス素子を構成する巻き線状の帯状導電膜の下の半導体基板表面に、酸素のイオン注入法により形成される厚い絶縁領域を形成する。例文帳に追加

Further, secondly, a thick insulation region is formed by the oxygen ion implantation technique onto a semiconductor substrate below the winding belt-like conductive film that makes up the inductance element. - 特許庁

複雑な製造工程を追加することなく、フッ素を含む層間絶縁膜からの配線層等へのフッ素の拡散を有効に防止することができる半導体装置の製造方法を提供することを目的とする。例文帳に追加

To provide a manufacturing method of a semiconductor device for effectively preventing fluorine from being diffused from an interlayer insulating film containing fluorine to a wiring layer or the like without adding any complicated manufacturing processes. - 特許庁

半導体装置１００では、配線溝１２の底面において、絶縁膜１１の内部よりも単位体積あたりの炭素原子数、又は／及び、窒素原子数が多い改質層１３が形成されている。例文帳に追加

In the semiconductor device 100, a modified layer 13 with a larger number of carbon or/and nitrogen atoms per unit volume than in the inside of the insulating film 11 is formed on the bottom surface of the wiring groove 12. - 特許庁

そして、発熱層１３は、発熱抵抗体である炭素繊維と、絶縁材であるガラス繊維と、炭素繊維に電力を供給するための銅線などの導体とを布状に紡織したものである。例文帳に追加

The heating layer 13 is woven with carbon fiber as a heating resistor, glass fiber as an insulator, and a conductor such as copper wire to supply electricity to the carbon fiber. - 特許庁

層間絶縁膜としてフッ素添加カ−ボン膜（ＣＦ膜）を用いた半導体装置を、ハ−ドマスクとして窒化ホウ素膜（ＢＮ膜）を用いて形成することによりト−タルの線間容量を小さくすること。例文帳に追加

To reduce total capacitance between wirings by forming a semiconductor device, using a fluorine added carbon film (CF film) as an interlayer insulating film while using a boron nitride film(BN film) as a hard mask. - 特許庁

導体２の周囲にフッ素系樹脂材料を用いて絶縁体層３を被覆する被覆電線１の製造方法において、前記フッ素系樹脂材料として、表面粗度Ｒｍａｘが４μｍ以上のペレットを用いる。例文帳に追加

The manufacturing method of the coated electric wire 1 using a fluorocarbon resin material to coat around a conductor 2 with an insulating body layer 3 uses a pellet whose surface-roughness Rmax is 4 μm or more as the fluorocarbon resin material. - 特許庁

発光素子搭載用のＬＴＣＣ基板において、基板上に形成される金属反射膜と配線導体部の絶縁を得るために設けられるギャップが低減された発光素子搭載用基板およびその製造方法を提供する。例文帳に追加

To provide an LTCC substrate for mounting a light emitting element reduced in a gap for obtaining insulation between a metal reflection film and a wiring conductor formed on the substrate, and a method for manufacturing the same. - 特許庁

ＩＣチップ１０は、半導体基板１１上に図示しない素子及び層間絶縁膜を介して素子に関係する回路配線が設けられ、ＩＣチップ内部領域１２が構成されている。例文帳に追加

For an IC chip 10, circuit wiring relating to elements is provided through the elements and an inter-layer insulation film not shown in the figure on a semiconductor substrate 11, and an IC chip internal region 12 is constituted. - 特許庁

周辺回路部Ｙは、半導体基板２１に形成された複数の回路素子と、前記複数の回路素子上に形成された絶縁膜と、前記絶縁膜中に形成され、前記複数の回路素子の少なくとも一部と電気的に接続される第２の配線２６と、前記１の配線と前記２の配線とを電気的に接続する導電部２９と、を備える。例文帳に追加

The peripheral circuit part Y includes a plurality of circuit elements formed on a semiconductor substrate 21; an insulating film formed on the plurality of circuit elements, second wiring 26 which is formed in the insulating film and is electrically connected to at least a part of the plurality of circuit elements; and a conductive portion 29, which electrically connects the first wiring and the second wiring. - 特許庁

半導体装置１は、放熱部材１０と、放熱部材１０上に形成され、回路パターン２１と、樹脂を含む絶縁層２２とを含む配線層２０と、配線層２０上に実装され、電子素子とそれを封止する封止樹脂とを含む半導体素子３０，４０とを有している。例文帳に追加

A semiconductor device 1 comprises: a heat dissipating member 10; a wiring layer 20, formed on the heat dissipating member 10, including a circuit pattern 21 and an insulating layer 22 containing resin; and semiconductor elements 30 and 40, mounted on the wiring layer 20, containing electronic elements and sealing resin for sealing the electronic elements. - 特許庁

本発明高密度細線実装構造は、超細線回路層上に装置される第一半導体素子、相同平面上の絶縁層、該第一半導体素子上方の外層回路層、該外層回路層上のソルダーマスクボトムを含む。例文帳に追加

The high density thin line mounting structure is provided with a first semiconductor element arranged on a super-thin line circuit layer, an insulating layer on a phase identification plane, an outer layer circuit layer above the first semiconductor element and a solder mask bottom on the outer layer circuit layer. - 特許庁

金属ポスト付き配線基板３０は、少なくとも１層以上の絶縁層１６と、少なくとも２層以上の配線層とにより構成された基体１０の片方の面に、半導体素子を搭載する半導体素子搭載領域１２が設けられている。例文帳に追加

The wiring board 30 with a metal post is provided with a semiconductor element mounting area 12 wherein a semiconductor element is mounted to one side of a substrate 10 that is comprised of an insulation layer 16 having at least one or more layers and a wiring layer having at least two or more layers. - 特許庁

半導体集積回路に用いられる半導体素子の配線工程における、ドライエッチング後に残存するエッチング残渣を短時間で除去でき、かつ、銅配線素材や絶縁膜材料等を酸化または腐食しない洗浄液を用いた洗浄法を提供すること。例文帳に追加

To provide a cleaning liquid capable of removing an etching residue remaining after dry etching, in a short time, in a wiring process of a semiconductor element used for a semiconductor integrated circuit, without causing oxidation nor corrosion of a copper wiring material, an insulating film material, etc., and to provide a cleaning method using the same. - 特許庁

複数の素線からなる電気導体１１を渦巻き状に巻回し、複数の素線表面に電気導体１１の酸化膜を設け、従来必要であった高耐熱の絶縁材料を不要とし、安価な誘導加熱装置を実現している。例文帳に追加

An electric conductor 11 comprising a plurality of wires is wound in a spiral shape, an oxide film of the electric conductor 11 is provided on the surface of the plurality of wires, and an inexpensive induction heater is realized omitting a highly heat-resistant insulating material which has been necessary. - 特許庁

本発明は、半導体集積回路に用いられる半導体素子の配線工程における、ドライエッチング後に残存する強固に固着したエッチング残渣を短時間で除去し、かつ、銅配線素材や絶縁膜材料等を酸化または腐食しない洗浄液、および洗浄法を提供する。例文帳に追加

To provide washing liquid and a washing method for removing strongly bonded etching residues remaining after dry etching in a short time, and for preventing copper wiring raw materials or insulating film materials or the like from being oxidized or corroded in the wiring process of a semiconductor element to be used for a semiconcudctor integrated circuit. - 特許庁

半導体集積回路に用いられる半導体素子の配線工程における、ドライエッチング後に残存するエッチング残渣を短時間で除去でき、かつ、銅配線素材や絶縁膜材料等を酸化または腐食しない洗浄液を用いた洗浄法を提供すること。例文帳に追加

To provide a cleaning liquid not oxidizing nor corroding a copper wiring material or an insulating film material and capable of removing an etching residue remaining after dry etching in a short time in a wiring process of a semiconductor element employed in a semiconductor integrated circuit, and to provide a cleaning method employing the cleaning liquid. - 特許庁

所定の引張り強さ、を有する銅線もしくは銅合金線からなる複数の素線１を所定のピッチで撚り合わせた導体３と、所定の長さの導体露出部を先端に残して導体３を被覆する絶縁体４と、導体露出部の複数の素線１間に充填されたはんだめっき２を有することを特徴とする極細同軸ケーブル６。例文帳に追加

Each extra fine coaxial cable 6 has a conductor 3 made by stranding at a specified pitch plural strands 1 made of copper wire or copper alloy having specified tensile strength, an insulator 4 coating the conductor 3 leaving a specified length of conductor exposed part uncoated at the tip, and a solder plating 2 filled among the plural strands 1 at the conductor exposed part.as - 特許庁

半導体基板上に形成された複数の能動素子と、この能動素子の上に形成された第１の絶縁膜３２と、この第１の絶縁膜３２の上に形成され、前記複数の能動素子のうち隣接する素子間の垂直二等分線の少なくとも一部の上に開口部を有する配線層２７とを具備することを特徴とする。例文帳に追加

This semiconductor device is featured by the provision of a plurality of active elements formed on a semiconductor substrate, the first insulating film 32 formed on these active elements as well as wiring layers 27 having aperture parts on at least a part of perpendicular bisector between adjacent elements out of the plurality of active elements. - 特許庁

絶縁体１に高融点金属から成る配線導体２を形成するとともに該配線導体２の表面に無電解めっき金属層６を被着させて成る配線基板であって、前記無電解めっき金属層６はその内部に白金族元素を含有し、かつ鉛が非含有である。例文帳に追加

The wiring board comprises having a wiring conductor 2 consisting of a high melting point metal, which is formed on an insulator 1, having an electroless plated metal layer 6 which is applied on the wiring conductor 2, and including platinum group elements and excluding lead inside the above electroless metal plated layer 6. - 特許庁

半導体素子が設けられた基板と、前記基板上に形成された第１および第２の配線と、前記第１の配線の下面の前記第２の配線側に接続されたビアと、前記ビアを含むビア層絶縁膜と、を有する半導体装置を提供する。例文帳に追加

The semiconductor device comprises a substrate provided with semiconductor elements, a first wire and a second wire formed on the substrate, a via connected to an undersurface beneath the first wire and on the side of the second wire, and a via layer insulation film including the via. - 特許庁

半導体モジュールの配線パターン２は、絶縁基板１上に形成され、配線領域４ａと、半導体素子との接続を行う電極領域４ｃと、配線領域４ａと電極領域４ｃとの間に設けた境界領域４ｂとから構成される。例文帳に追加

The wiring pattern 2 of this semiconductor module is formed on an insulating substrate 1, and includes an electrode region 4c for connecting a wiring region 4a with a semiconductor device, and a boundary region 4b provided between the wiring region 4a and the electrode region 4c. - 特許庁

電力用半導体装置が、制御配線と制御配線を挟んで対向配置された外部電極とを表面に備えた半導体素子と、制御配線を覆う絶縁層と、外部電極上に設けられた接続材料と、接続材料に接続された引き出し電極とを含む。例文帳に追加

The power semiconductor device comprises a semiconductor element which has control wiring and external electrodes counter to each other across the control wiring on the surface of the semiconductor element, an insulating layer covering the control wiring, a connection material formed on the external electrodes, and a lead out electrode connected to the connection material. - 特許庁

第１の半導体装置２０は、第１の配線基板２１、第１の配線基板２１の上面に設けられた第１の半導体素子２３、第１の配線基板２１の上面に設けられた第１の電極２５及び第１の電極２５の一部を露出する開口部２９ａを有する絶縁層２９を有する。例文帳に追加

The first semiconductor device 20 has: a first wiring substrate 21; a first semiconductor element 23 arranged on the top surface of the first wiring substrate 21; a first electrode 25 arranged on the top surface of the first wiring substrate 21; and an insulating layer 29 having an opening 29a that exposes part of the first electrode 25. - 特許庁

絶縁基体の表面に配線導体を形成するとともに、この配線導体の表面に0.05〜３重量％のホウ素および0.005 〜0.08重量％の硫黄を含有するニッケルめっき膜と金めっき膜とを順次被着せしめた配線基板である。例文帳に追加

In a wiring board, a wiring conductor is formed on the surface of an insulating base, and a nickel plating film containing 0.05-3 wt.% of boron and 0.005-0.08 wt.% of sulfur and a gold plating film are stuck on the surface of the wiring conductor in order. - 特許庁

少なくとも二以上の作用極と対極とからなる電極と多層の機能性膜とが絶縁性基板上に形成されてなる反応部を設けたセンサ素子基板と二以上の配線導体が表面に設けられた配線基板とを内蔵し、一の配線導体に接続される作用極の表面積が可変とされたことを特徴とする。例文帳に追加

A surface area of the working electrode connected to one wire conductor is variable. - 特許庁

半導体装置の製造方法は、素子を含む半導体基板１１の上に形成された層間絶縁層（シリコン酸化層，ＢＰＳＧ層）にスルーホールを形成する工程と、層間絶縁層およびスルーホールの表面にバリア層を形成する工程と、バリア層の上に配線層を形成する工程とを含み、バリア層を形成する工程は、以下の工程（ａ）〜（ｄ）を含む。例文帳に追加

A method of manufacturing a semiconductor device comprises a step wherein through holes are formed in an interlaminar insulating layer (silicon oxide layer, BPSG layer) formed on a semiconductor substrate 11 including elements, a step wherein a barrier layer is formed on the surface of the interlaminar insulating layer and the through holes, and a step wherein a wiring layer is formed on the barrier layer. - 特許庁

イメージセンサは、画素を含む半導体基板１０と、該半導体基板１０上に形成されて金属配線を含む層間絶縁膜１１と、該層間絶縁膜１１上に形成されたカラーフィルタ層３０及び平坦化層４０と、該平坦化層４０上に形成されたシードマイクロレンズを含んで、前記シードマイクロレンズは隣合うシードマイクロレンズと離隔または接するように形成されることを含む。例文帳に追加

The image sensor includes: a semiconductor substrate 10 including pixels; an interlayer insulating film 11 formed on the semiconductor substrate 10 and including a metal wiring; a color filter layer 30 and a planarizing layer 40 formed on the interlayer insulating film 11; and seed microlenses formed on the planarizing layer 40, wherein the seed microlenses are formed so as to be separated from or to contact with an adjacent seed microlens. - 特許庁

半導体基板上にトランジスタと磁気トンネル接合素子とを含む電子部品を形成した半導体基材上に、銅配線１４を埋め込んだ層間絶縁膜１１を形成し、この層間絶縁膜１１上にライナ膜１５として２．５ｇ／ｃｍ^3以上の膜密度を有するシリコン窒化膜を形成する。例文帳に追加

An interlayer dielectric 11 with the copper wire 14 filled in is formed on the semiconductor base material with an electronic component including a transistor and a magnetic tunnel junction element formed on the semiconductor substrate, and a silicon nitride film having a film density of not less than 2.5 g/cm^3 as the liner film 15 is formed on the interlayer dielectric 11. - 特許庁

金属配線の間を絶縁させるために、絶縁膜形成工程の際にスパッタリング方法を用いるため、高いエネルギーで加速されたイオン衝撃によって金属配線が一部損失してしまうが、金属配線の上部にキャッピング膜を形成することにより、金属配線の損失を防止することが可能な半導体素子の金属配線形成方法を提供。例文帳に追加

To provide a method of forming metal wiring in a semiconductor device capable of preventing a loss of the metal wiring by forming a capping film on the metal wiring to address an issue that, because a sputtering process is employed to make inter-metal wiring insulation in a process of forming an insulating film, ion bombardment accelerated by a high energy causes a loss of a part of the metal wiring. - 特許庁

配線と、配線に接続されるプラグとを有する半導体装置の製造方法であって、配線上に絶縁膜を形成する工程と、プラグを形成するためにドライエッチングにより絶縁膜に開口を形成する工程と、水素単体ガスまたは窒素を含むガスによるプラズマ放電により上記ドライエッチングにより生じた反応生成物を除去する工程とを有するものである。例文帳に追加

The method of manufacturing the semiconductor device having wiring and a plug connected to wiring is provided with a step for forming an insulating film on wiring, a step for forming an opening in the insulating film by dry etching for forming the plug, and a step for removing the reaction product generated by dry etching with plasma discharge by hydrogen simple substance gas or gas comprising nitrogen. - 特許庁

半導体装置を構成する半導体基板上の容量素子領域１において、この容量素子を被覆する第１層間絶縁膜８上であって上記半導体素子の形成位置の上部領域には半導体装置の配線層が形成されず、上記上部領域の周辺部にダミー配線層となるダミーパターン２，２ａが形成される。例文帳に追加

In a capacitance element region 1 on a semiconductor substrate constituting a semiconductor device, a wiring layer of the semiconductor device is not formed in an upper region of a forming position of the semiconductor element on a first interlayer dielectric 8 to cover this capacitance element, and dummy patterns 2, 2a to be dummy wiring layers are formed at a peripheral of the upper region. - 特許庁

半導体装置は、複数の容量素子４１と、各容量素子４１の上に形成された互いに異なる材料からなる上部絶縁膜３４及び第２の層間絶縁膜２８と、容量素子４１同士の間の領域に形成され、ビット線３３と接続されたビット線コンタクトプラグ３１とを備えている。例文帳に追加

The semiconductor device has a plurality of capacity elements 41, an upper insulating film 34 and a second layer insulating film 28 composed of different materials and formed on each capacity element 41, and a bit line contact plug 31 formed in a region between the capacity elements 41 and connected to a bit line 33. - 特許庁

配線導体２ａと中心導体７ｃとの接合部でのインピーダンスの変動を効果的に抑制することができ、また、絶縁体７ｂから突出した中心導体７ｃ内で共振が発生しないので、高周波信号の反射損失を極めて小さくでき、光半導体素子８等の半導体素子の作動性が良好となる。例文帳に追加

The fluctuation of impedance in the joining section of the wiring conductor 2a and the central conductor 7c can be inhibited effectively, the reflection loss of the high-frequency signal can be reduced extremely because a resonance in the central conductor 7c projected from the insulator 7b is not generated and the workability of the semiconductor element such as an optical semiconductor element 8 is enhanced. - 特許庁

絶縁層と該絶縁層の上面に形成された複数の配線回路とを備え、上記絶縁層を貫通し上記配線回路に到達する少なくとも１つの外部接続端子形成用開口部を有するベース基板、及び上記ベース基板の上面に配置され、光半導体素子搭載領域となる凹部を少なくとも１つ形成する光反射性部材を備えることを特徴とする光半導体素子搭載用基板を提供する。例文帳に追加

The substrate for loading the optical semiconductor element includes an insulating layer and a plurality of wiring circuits formed on its surface, a base substrate having at least one opening for forming an external connection terminal which extends to the wiring circuit through the insulating layer, and an optically reflected member disposed on the surface of the base substrate to form at least one recess as a loading region for optical semiconductor device. - 特許庁

銅の拡散防止機能を有する窒化ホウ素を主成分とする材料を銅配線構造の絶縁膜として使用することにより、高速動作可能な半導体装置を提供することである。例文帳に追加

To provide a semiconductor device operative at high speeds by using as an insulating film of a Cu wiring structure of a material contg. boron nitride, having a Cu diffusion blocking function as a main component. - 特許庁

次に、窒素及びアンモニアのプラズマを含まないプラズマＣＶＤ法により、半導体基板１１の上に金属配線１３を覆う下部保護絶縁膜１４ａを成膜する。例文帳に追加

A lower part protective insulating film 14a for covering the lower part of the metal wiring 13 is then formed on the semiconductor substrate 11 by a plasma CVD method not containing a plasma of nitrogen and ammonia. - 特許庁

半導体装置の製造方法は、基板上の絶縁膜（１）に形成された銅配線（３ｂ）における露出部位に、窒素を含む層（４ａ）を形成する。例文帳に追加

In manufacturing the semiconductor device, a layer (4a) containing nitrogen is formed in an exposed portion of the copper interconnection line (3b) formed in an insulation film (1) on a substrate. - 特許庁

銅配線の表面に残存したフッ素の除去及び有機絶縁膜のエッチングを効率的に行うことが可能な半導体装置の製造方法を提供する。例文帳に追加

To provide a manufacturing method of a semiconductor device with which removal of fluorine remaining on a surface of copper wiring and etching of an organic insulating film are efficiently performed. - 特許庁

本発明は多層配線構造を有する半導体装置に関し、フッ素含有シリコン酸化膜を層間絶縁膜として用いつつ、優れた信頼性と、高い歩留まりとを実現することを目的とする。例文帳に追加

To achieve excellent reliability and a high production yield using a fluorine-containing silicon oxide film as an interlayer dielectric film, relating to a semiconductor device having a multilayer interconnection structure. - 特許庁

酸化ケイ素膜からなるゲート絶縁膜の形成時に適用する紫外線照射による樹脂基板等の変色や変形を生じさせない、半導体装置製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor device wherein neither decoloration nor deformation is caused by ultraviolet irradiation applied when forming a gate insulating film made of a silicon oxide film. - 特許庁