「素線絶縁導体」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

コンタクトホールが開口されないという問題が解決でき、しかもエッチング阻止層を用いることにより、層間絶縁膜で誘電率が高くなって寄生キャパシタンスが増加するという問題が抑えられるデュアルダマシン配線構造の半導体素子及びその製造方法を提供する。例文帳に追加

To provide a semiconductor element of dual-damascene interconnection structure, and manufacturing method of the element, in which there is solved the problem that a contact hole is not opened, and there is suppressed the problem that the permittivity of an interlayer insulation film is increased through use of an etching block layer so that the parasitic capacitance is in creased. - 特許庁

絶縁基板と放熱板とを強固に接合するとともに、外部からの電磁ノイズの侵入や外部への電磁ノイズの放出を防止して、搭載する半導体素子を長期間にわたり正常に作動させることができる放熱板付き配線基板を提供すること。例文帳に追加

To provide a wiring board fixed with a heat spreader in which a mounted semiconductor element can be operated normally over a long term by bonding an insulating board and the heat spreader rigidly and preventing the intrusion of electromagnetic noise from the outside and the mission of electromagnetic noise to the outside. - 特許庁

導体３周上に、アクリルゴムを含有する組成物からなる第一層１が被覆され、該第一層の外周にフッ素樹脂からなる第二層２が被覆され、上記第一層と上記第二層とが密着していることを特徴とする耐熱耐油絶縁電線。例文帳に追加

Around a periphery of a conductor 3, a first layer 1 made of a composition containing acrylic rubber is coated, and around an outer periphery of the first layer, a second layer 2 made of fluorine resin is coated, with the first and the second layers adhered to each other, in the heat-resistant oilproof insulation wire. - 特許庁

金属製スティフナ２１に形成された穴若しくは切欠き等の開口２６の部位に、半導体素子１００とは別の電子部品１０５が実装される配線基板１で、開口２６の壁面２６ａに絶縁層３１を形成した。例文帳に追加

In a wiring board 1 where an electronic component 105 different from a semiconductor element 100 is mounted on a part position of an aperture 26 of a hole or a notch formed in a stiffener 21 made of metal, an insulating layer 31 is formed on a wall surface 26a of the aperture 26. - 特許庁

更に、蓄積容量を、層間絶縁膜上に半導体層と部分的に重なるように且つ画素電極線側ソースドレイン領域とコンタクトホールを介して電気的に接続されるように形成すると共に、溝に重なる溝内部分（７０ｔ）を有するように形成する工程を含む。例文帳に追加

Further, the method includes a stage of forming the storage capacitor on the interlayer dielectric so that the storage capacitor partially overlaps with the semiconductor layer and is electrically connected to the pixel-electrode-line-side source/drain region through the contact hole, and also has an in-groove part 70t overlapping the groove. - 特許庁

加熱源となるＸｅフラッシュランプの放出光を、前記放出光の内の紫外線の少なくとも一部を除去した状態で酸素を含む絶縁膜とＳｉを含む半導体基体との界面を有する試料に照射して熱処理を行う。例文帳に追加

A heat treatment method irradiates emission light from a Xe flash lamp, which serves as a heat source, to a test sample having an interface of a semiconductor substrate 15 including an insulating film containing oxygen, and Si, while at least part of ultra violet rays in the emission light is removed to carry out heat treatment. - 特許庁

太陽電池モジュール本体１０と対向させて炭素繊維とグラスファイバとの織布に導体を織り込み、絶縁シートにより挟み付けた輻射発熱体１４と断熱体１３を配設し、この輻射発熱体１４に通電して赤外線を出力させる。例文帳に追加

A radiant heating body 14 is formed of a textile fabrics of carbon fiber and glass fiber interwoven with a conductor and sandwiched by insulation sheets, a heat insulation object 13 is arranged along with the body 14 in face to face with a solar cell module body 10, and electricity is turned on to the radiant heating body 14 to make output infrared rays. - 特許庁

絶縁基板と放熱板とを強固に接合するとともに、外部からの電磁ノイズの侵入や外部への電磁ノイズの放出を防止して、搭載する半導体素子を長期間にわたり正常に作動させることができる放熱板付き配線基板を提供すること。例文帳に追加

To provide a wiring board equipped with a heat sink plate, wherein the wiring board and the heat sink plate are firmly bonded together, the wiring board is capable of preventing electromagnetic noises from penetrating inside from outside or from being transmitted outside from itself, and a semiconductor element mounted on it is capable of operating normally for a long term. - 特許庁

圧力検出素子１００は、感圧抵抗体１１３及び感温抵抗体１１４と、コンタクトホール１１５Ｃ，１１５Ｄが穿孔された絶縁層と、抵抗体の上面１１３Ｕ，１１４Ｕに接続する配線層１１６と、を有するＳｉ半導体基板を備える。例文帳に追加

The pressure detecting element 100 has the Si semiconductor substrate including the pressure-sensing resistor 113 and the temperature-sensitive resistor 114, an insulating layer in which contact holes 115C, 115D are bored, and a wiring layer 116 connected to upper surfaces 113U, 114U of the resistors. - 特許庁

アンダーフィル樹脂と半導体素子搭載面となる絶縁層やソルダーレジスト層との間の濡れ性を調整し、アンダーフィル樹脂を充填する時にアンダーフィル樹脂にボイド等発生しないような配線基板を提供する。例文帳に追加

To provide a wiring board which can adjust a wettability between an underfill resin and an insulating layer or a solder resist layer serving as a semiconductor device mounting surface so as to prevent a void from being generated when the underfill resin is charged. - 特許庁

ボンディングパッドの下地層間絶縁膜側に、原子百分率で１０〜２５％の窒素が添加されたチタン膜が形成されていることによって、最上層配線の電気特性を低下させずにボンディングパッドの剥れを防止することを特徴とする半導体装置。例文帳に追加

To prevent a bonding pad from peeling, without degrading electric property in the uppermost wiring by forming on the side of an insulating film between base layers a Ti film, to which nitrogen of 10 to 25 atm% is added. - 特許庁

本発明は、絶縁被覆された複数の素線を撚り合わせてなるフォーマ11と、その外側に配される超電導層（超電導導体層12）とを有する超電導ケーブルの端末を処理する超電導ケーブルの端末処理方法であって、以下の工程を具える。例文帳に追加

This terminal treatment method of a superconductive cable is used for treating the terminal of the superconductive cable including: the former 11 composed by twining a plurality of insulated and coated element wires; and a superconductive layer (superconductive conductor layer 12) arranged in its outside. - 特許庁

配線インダクタンスを低減するとともに、インサート成形時に、スイッチング素子の正・負極電源接続端子間に高温の成形樹脂が流れ込まず、該接続端子間の絶縁部材が劣化しない半導体モジュールのバスバー構造を提供する。例文帳に追加

To provide a bus bar structure for a semiconductor module, the wiring inductance of which is reduced and wherein high-temperature molding resin will not flow between positive/negative power supply connection terminals of each of switching elements at insert molding, and wherein the insulation member between the connection terminals will not deteriorate. - 特許庁

回転電機の起動、停止時の機械的ストレスによる絶縁層の破壊が抑制され、素線導体における電流密度の増加により回転電機の小型化、低コスト化、および大容量化が可能な固定子コイルを提供すること。例文帳に追加

To provide a stator coil in which damages to an insulating layer, due to mechanical stress caused at the start and stoppage of a rotary electric machine are suppressed, and the rotary electric machine can be reduced in size, reduced in cost and enhanced in the capacity through the increase of the current density in an element conductor. - 特許庁

導体１の外周にフッ素系樹脂絶縁体２を設け、この外周に加熱による接着が可能で着色されている熱可塑性樹脂を被覆した着色接着層３aを設け、非接触表面温度測定器による温度測定時に好適とした着色融着性電線１０aとする。例文帳に追加

In the colored fusion electric wire 10a, a fluorine system resin insulator 2 is provided at the outer circumference of a conductor 1 and a colored adhesive layer 3a which adhered by heating and is covered with a colored thermoplastic resin is provided on this outer circumference, and thereby the colored fusion electric wire 10a is suitable at the time of thermometry by a non-contact surface thermometer. - 特許庁

また、絶縁樹脂層のガラス転移温度Ｔｇを選択することにより、配線層表面の熱膨張係数を搭載される半導体素子等の電子部品に対応した値、すなわち電子部品の熱膨張係数に近い値に設定することができる。例文帳に追加

The thermal expansion coefficient on the surface of the wiring layer can be set at a value corresponding to that of an electronic component, e.g. a semiconductor element, being mounted or it can be set at a value close to the thermal expansion coefficient of the electronic component by selecting the glass transition point Tg of an insulation resin layer. - 特許庁

半導体素子の金属配線２９は、トレンチが形成された絶縁膜と、バリア金属膜２４Ａ上に形成されたガルバニック腐食防止膜２５Ｂと、バリア金属膜２４Ａ及びガルバニック腐食防止膜２５Ｂが形成されたトレンチに埋め込まれた金属膜とを備える。例文帳に追加

The metal wiring 29 of a semiconductor element comprises an insulating film in which a trench is formed, a galvanic corrosion prevention film 25B formed on the barrier metal film 24A, and a metal film burried in the trench in which the barrier metal film 24A and the galvanic corrosion prevention film 25B are formed. - 特許庁

下地絶縁膜19の裏面には外部接続用スルーホール19に電気接続された電極パッド20が設けられ、半導体層12の表面上には素子と埋め込みスルーホールとを電気接続するための１層以上の配線構造22〜28が設けられる。例文帳に追加

An electrode pad electrically connected to the through hole 19 for external connection is provided on the back surface of the base insulating film 19, and wiring structures 22-28 for at least one layer for electrically connecting the elements and the embedded through hole are provided on the front surface of the semiconductor layer 12. - 特許庁

アンダーフィル樹脂と半導体素子搭載面となる絶縁層やソルダーレジスト層との間の濡れ性を調整し、アンダーフィル樹脂を充填する時にアンダーフィル樹脂にボイド等発生しないような配線基板を提供する。例文帳に追加

To provide a wiring board in which wettability between an underfill resin and an insulation layer or a solder resist layer used as a semiconductor element mounting surface is adjusted, and a void or the like is prevented from occurring in the underfill resin when the underfill resin is filled. - 特許庁

線量測定素子１は、組織等価プラスチックにより構成される基礎部材１１と、この基礎部材１１の表面に形成した半導体あるいは絶縁体からなる薄膜層１２と、この薄膜層１２に設けた少なくとも一対の電極１３，１３とを有している。例文帳に追加

This dosimetric measuring element 1 has a base member 11 constituted of the tissue equivalent plastic, the thin film layer 12 constituted of a semiconductor or an insulator formed on a surface of the base member 11, and at least one pair of electrodes 13, 13 provided in the thin-film layer 12. - 特許庁

クラックの発生等を防止することができ、複数の層間絶縁膜内において、素子として機能する配線等を配設できる領域を広くとることができ、製造コストの削減を図ることができる、半導体装置を提供することを目的とする。例文帳に追加

To provide a semiconductor device capable of preventing the generation of a crack or the like, capable of obtaining a region for the arrangement of wiring or the like which functions as an element in a plurality of interlayer insulating films, and capable of reducing a manufacturing cost. - 特許庁

電磁コイルは、素線を束ねた導体１の周囲に絶縁層２を形成し、その外側に半硬化の熱硬化性樹脂もしくは熱可塑性樹脂３を配置したのちに、所望寸法になるように調整された部材４Ａ，４Ｂ，５Ａ，５Ｂを用いて、熱を加えながら加圧することにより作製されるものである。例文帳に追加

The electromagnetic coil is manufactured by forming an insulating layer 2 around a conductor 1, where element wires are bundled, and arranging a half-hardened thermosetting resin or a thermoplastic resin 3 outside thereof, and then pressurizing it, while applying heat by using members 4A, 4B, 5A and 5B adjusted to the desired dimensions. - 特許庁

Ｓｉ、Ａｌ、Ｍｇ、Ｂ、Ｏを構成元素として含有し、結晶相として少なくともコーディエライト結晶相を含有し、かつ該焼結体の開気孔率が０．３％以下である該絶縁基板の表面に薄膜配線導体層を形成する。例文帳に追加

A thin-film wiring conductor layer is formed on the surface of an insulating substrate containing Si, Al, Mg, B and O as constitutive elements, containing at least cordierite crystal phase as the crystal phase, and having porosity of sintered body which is not higher than 0.3%. - 特許庁

第２の直流ライン構成部２２は、第１の直流ライン構成部１６と電気的に絶縁された状態で第１の直流ライン構成部１６に沿って延び且つ半導体スイッチ素子１Ｂ，１Ｄ，１Ｆの入出力電極と接続線Ｌ４〜Ｌ６を介して電気的に接続される。例文帳に追加

The second DC line constitution portion 22 extends along the first DC line constitution portion 16 while electrically insulated from the first DC line constitution portion 16, and also electrically connected to input/output electrodes of semiconductor switch elements 1B, 1D, and 1F through connection lines L4 to L6. - 特許庁

第２透明導電パターン１９が補助容量線１２と重なる個所には、画素電極６１と第１透明導電パターン３９とを導通させるコンタクトホール４１，５１が設けられるとともに、ゲート絶縁膜１５上に、半導体層を含む島状パターン３５が設けられる。例文帳に追加

In an area where the second transparent conductive pattern 19 overlaps with the auxiliary capacitance line 12, contact holes 41 and 51 through which the pixel electrode 61 and the first transparent conductive pattern 39 are made conductive are provided and an island shape pattern 35 including a semiconductor layer is provided on the gate insulating film 15. - 特許庁

上部電極と電極配線を接続するためのドライエッチングによるコンタクト孔形成における容量絶縁膜の電気的特性劣化を防止することにより、高い信頼性を有する容量素子を備えた半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor device which comprises a capacity element having a high reliability and a method of manufacturing the semiconductor device by preventing a capacity insulating film from deteriorating in electric characteristics in the process of forming a contact hole by means of dry etching for connecting an upper electrode with an electric wiring. - 特許庁

インダクタンス素子１４ａは、トロイダル形状の磁気コア１５をリング状の絶縁性ケース１６に組み込んでなる組込体に対して被覆導線１７，１８を途中まで巻回した後、被覆導線１７，１８の導体に中心導体を接続された同軸線１７ａ，１８ａを巻回して形成される。例文帳に追加

The inductance element 14a is formed by winding covered conductors 17, 18 to an assembly where a toroidal magnetic core 15 is built into a ring-like insulating case 16 up to a part of the way, and then winding coaxial lines 17a, 18a where central conductors are connected around the conductors of the covered conductors 17, 18. - 特許庁

基体１上のメタモルフィックバッファ層２０を、素子間分離溝４１を挟んで半導体素子の形成部の外側に、メタモルフィックバッファ層２０の延在領域２０Ｒを形成して、半導体素子部と、これに隣接する他部との実質的段差の緩和を図って、この段差に基づく絶縁層、配線等の信頼性の向上を図るものである。例文帳に追加

The metamorphic buffer layer 20 on a base body 1 has its extension area 20R formed outside a formation part for a semiconductor element across an inter-element separation groove 41 to reduce a substantial step between the semiconductor element and another part adjacent thereto, thereby improving reliability of an insulating layer, a wire, etc., against the stepping. - 特許庁

半導体素子２１がフリップチップ実装される回路基板１００に於いて、半導体素子２１が実装される回路基板１００上の素子搭載領域内に、配線層１１ａと共に少なくとも一つの島状の導電層１４を選択的に配設し、当該島状の導電層１４上に絶縁性樹脂層１５を配設した。例文帳に追加

In a circuit substrate 100 to which the flip chip mounting of a semiconductor element 21 is carried out, at least one island-shaped conductive layer 14 is selectively arranged with a wiring layer 11a in an element mounting region on the circuit substrate 100, to which the semiconductor element 21 is fixed and an insulative resin layer 15 is arranged on the island-shaped conductive layer 14. - 特許庁

半導体基板ＳＵＢの主表面上に形成されたスイッチング素子ＴＲを覆うように形成された層間絶縁膜ＩＩＩ１と、平板状の引出配線ＬＥＬと、引出配線ＬＥＬとスイッチング素子ＴＲとを接続する接続配線ＩＣＬと、磁化の向きが可変とされた磁化自由層ＭＦＬを含み、引出配線ＬＥＬ上に形成された磁気抵抗素子ＴＭＲとを備える。例文帳に追加

The semiconductor device includes: an interlayer insulating film III1 so formed as to cover a switching element TR formed over a main surface of a semiconductor substrate SUB; flat plate-like lead wiring LEL; coupling wiring ICL coupling the lead wiring LEL and the switching element TR with each other; and a magnetoresistive element TMR including a magnetization free layer MFL the orientation of magnetization of which is variable and which is formed over the lead wiring LEL. - 特許庁

ビアに埋め込まれた複数の接続電極及びこの接続電極に電気的に接続された配線８を備えた複数の配線基板３０と、前記配線基板に搭載された半導体素子５と、半導体素子が収容される開口部１２を有し、ビアに埋め込み形成された接続電極を備えた複数の導電ビア絶縁基板２０とを交互に積層し一体化して半導体素子が収容可能な薄型半導体装置が形成される。例文帳に追加

A plurality of wiring boards 30 having a plurality of connection electrodes buried in vias and wirings 8 electrically connected to the connection electrodes, semiconductor elements 5 mounted on the wiring boards 30, and a plurality of conductive via insulation boards 20 having openings 12 for housing the semiconductor element 5 and connection electrodes buried in vias are alternately laminated and unified into a thin type semiconductor device capable of housing semiconductor elements. - 特許庁

半導体素子接続用の帯状配線導体間の電気的絶縁信頼性に優れるとともに、導電突起と導電バンプとを信頼性高く接続することが可能であり、かつ充填樹脂の充填性に優れ、ボイドの発生が抑制された配線基板およびその製造方法を提供することである。例文帳に追加

To provide a wiring board and its manufacturing method which is excellent in electrical insulation reliability between band-shaped wiring conductors for semiconductor element connection, which is capable of connecting a conductive protrusion and a conductive bump with high reliability, which is excellent in filling property of filled resin, and in which any void is prevented from occurring. - 特許庁

放射線量をモニタする際には、モニタ用光電変換素子２の制御電極には半導体層の空乏化バイアスであるＴＦＴのオフ電圧が印加されており、絶縁膜と半導体層の界面に蓄積されたホールは、共通電極バイアスラインに印加する蓄積バイアスにより撮像用光電変換素子と同時に除去される。例文帳に追加

When the dose of radiation is monitored, off voltage of a TFT, i.e. the depletion bias of a semiconductor layer, is applied to the control electrode of the photoelectric transducer 2 for monitoring and holes stored on the interface between an insulating film and the semiconductor layer are removed simultaneously with the imaging photoelectric transducer by a storage bias being applied to the common electrode bias line. - 特許庁

ノイズキャンセル回路は、ゲート絶縁膜３２を介してＮ型半導体層及び隣接する素子間分離領域Ｌ上に形成され、Ｎｃｈ−ＭＯＳＦＥＴ４のゲート電極Ｃに接続されるゲート電極Ｆと、出力配線Ｄに接続されるＰ型半導体層とを備えるノイズキャンセル素子２２を有している。例文帳に追加

The noise cancelling circuit has a noise cancelling element 22 having a gate electrode F formed on an N-type semiconductor layer and an adjacent inter-element isolating region L via a gate insulting film 32 and connected to a gate electrode C of an N-ch MOSFET 4 and a P-type semiconductor layer connected to an output wire D. - 特許庁

複数の素線を結束してなる導体と、前記導体の外周面を被覆するようにして形成された、配向率（１００）／（００２）が０．０４以上である鱗片状の六方晶窒化ホウ素フィラーを含むフィラー層及びマイカ層を有する絶縁層と、を具えるようにして回転電機固定子を構成する。例文帳に追加

The rotary electric machine stator includes: the conductor formed by bundling a plurality of strands; and an insulation layer which is formed so as to cover an outer peripheral surface of the conductor, and includes a filler layer and a mica layer containing a scale-like hexagonal boron nitride filler having an orientation rate (100)/(002) of 0.04 or larger. - 特許庁

さらに、ゲート絶縁膜３２を介してＰ型半導体層及び隣接する素子間分離領域Ｌ上に形成され、Ｐｃｈ−ＭＯＳＦＥＴ２のゲート電極Ｂと接続されるゲート電極Ｅと、出力配線Ｄに接続されるＮ型半導体層とを備えるノイズキャンセル素子２４を有している。例文帳に追加

The cancelling circuit further has a noise cancelling element 24 having a gate electrode E formed on a P-type semiconductor layer and an adjacent inter-element isolating region L via a gate insulating film 32 and connected to a gate electrode B of a P-ch MOSFET 2 and an N-type semiconductor layer connected to an output wire D. - 特許庁

例えば半導体素子の層間絶縁膜等を形成するのに用いられ、感光性を有し、架橋剤を用いることなく現象が可能であり、かつ放射線等の照射により厚みのある膜パターンを形成することが可能な感光性組成物及び該感光性組成物を用いてなる半導体素子を提供する。例文帳に追加

To provide a photosensitive composition used for forming an interlayer insulation film or the like of a semiconductor element and for forming a thick film pattern with irradiation of radiation or the like, has photosensitiveness, and enables a development without using a crosslinking agent, and to provide the semiconductor element using the photosensive composition. - 特許庁

多層配線板１には、キャビティ１４が形成され、第１絶縁性樹脂基材１１上に充填樹脂４０が塗布された第１の基板１０と、半導体素子３０が実装された第２の基板２０とを、半導体素子３０がキャビティ１４に収容されるように積層して、加熱しつつ圧着することにより製造される。例文帳に追加

The multilayer wiring board 1 is manufactured, by laminating a first substrate 10 having a cavity 14 produced by coating a first insulating resin base 11 with filling resin 40 onto a second substrate 20 mounting a semiconductor element 30, such that the semiconductor element 30 is contained in the cavity 14 and then hot-pressing them. - 特許庁

この発明は、下方に半導体素子や配線が設けられた電極パッド４の上面にメッキ処理でバンプ電極６を設けた半導体装置であって、チップのエッジまたはスクライブライン１０に絶縁層３ａが設けられ、当該箇所にメッキの析出を無くしたことを特徴とする。例文帳に追加

The semiconductor device is such that a bump electrode 6 is formed by plating processing on the top face of the electrode pad 4, below which a semiconductor element and an interconnection are formed, and an insulating layer 3a is formed, at a location where deposition of plating does not occur, such as a scribe line 10 and the edge of a chip for eliminating deposition of plating at these places. - 特許庁

表示装置１０は、第１基板１２において、薄膜トランジスタ２３、画素電極２７、端子部３４及び配線の非形成領域に設けられたＴＥＧ２８を構成する半導体膜と、ＴＥＧ２８を構成する半導体膜上に少なくとも１層の絶縁層を介して設けられた製造工程管理用マーク部２９と、を備える。例文帳に追加

The display device 10 comprises, on a first substrate 12, a semiconductor film constituting a thin film transistor 23, a pixel electrode 27, a terminal part 34 and a TEG 28 provided in a wiring non-forming area, and a manufacturing process management mark part 29 provided on the semiconductor film constituting the TEG 28 through at least one insulating layer. - 特許庁

また、半導体基板の絶縁膜上に形成された配線溝およびコンタクト孔のいずれか一つに、銅を主成分とする合金膜を成膜する第１の成膜工程と、合金膜上に酸素拡散防止膜を形成する第２の成膜工程と、合金膜の熱処理を行う銅膜熱処理工程を備える半導体装置の製造方法。例文帳に追加

Otherwise, this method comprises a first film forming process to form an alloy film mainly formed of copper to any of a wiring groove and a contact hole formed on an insulation film of a semiconductor substrate, a second film forming process to form an oxygen diffusion preventing film on the alloy film, and a copper film heat treatment process to execute the heat treatment of the alloy film. - 特許庁

上記の課題を解決する半導体装置は、半導体基板と、前記半導体基板の上方に形成された第１の配線層と、前記第１の配線層より上方に形成された第２の配線層と、前記第１の配線層及び第２の配線層間を接続する少なくとも１のヒューズ素子としてのプラグと、前記第２の配線層の上方に形成された絶縁膜の一部に前記プラグに対応して設けられた開口部とを具備する。例文帳に追加

The semiconductor device comprises a semiconductor substrate, a first wiring layer formed on the semiconductor substrate, a second wiring layer formed at the upper part of the first wiring layer, a plug serving as at least a fuse element for connecting the first wiring layer with the second wiring layer, and an opening provided in a part of an insulating film formed on the second wiring layer corresponding to the plug. - 特許庁

高周波モジュール１は、絶縁性基板４と、その上に形成される主信号線８と主信号線８の両側に設けられた一対の接地導体９，９からなるコープレーナ型伝送線路５と、主信号線８上に設けられる回路素子６と、からなるコープレーナ型集積回路３を有する。例文帳に追加

The high frequency module 1 has a coplanar integrated circuit 3 comprising an insulating substrate 4, a coplanar transmission line 5 consisting of a main signal line 8 formed on the insulating substrate 4 and a pair of ground conductors 9 and 9 provided on the opposite sides of the main signal line 8, and a circuit element 6 provided on the main signal line 8. - 特許庁

半導体装置１０は、スクライブ領域３４が周囲に配置される素子形成領域１４を有する半導体基板１２と、絶縁層を介して半導体基板１２上に形成される少なくとも１層の配線層と、素子形成領域１４を囲むように形成されるシールリング３６と、最上層の配線層から成るパッドと接続された再配線４８と、再配線４８を被覆する第２樹脂層３２とを備えている。例文帳に追加

The semiconductor apparatus 10 has the semiconductor substrate 12 having an element formation region 14 around which a scribe region 34 is arranged, at least one wiring layer formed on the semiconductor substrate 12 via the insulating layer, a seal ring 36 formed so as to surround the element formation region 14, a rewiring 48 connected with a pad consisting of the top-layer wiring layer, and a second resin layer 32 covering the rewiring 48. - 特許庁

例えばＳＯＩ基板のような支持基板部（絶縁体層）の上にシリコン層を設けた半導体基板に対し、シリコン基板（表面）側から光電変換素子層、素子分離層としての酸素イオン注入層、画素トランジスタ等の回路層を順次形成し、その後、シリコン層上に配線層を形成する。例文帳に追加

A photoelectric conversion element layer, an oxygen ion implantation layer acting as an element isolation layer, and a circuit layer such as pixel transistor are sequentially formed, from a silicon substrate (surface) side, on the semiconductor substrate, for example, such as an SOI substrate in which a silicon layer is provided on a support substrate part (insulator layer), and then, a wiring layer is formed on the silicon layer. - 特許庁