「緩和回路」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

素体への応力を緩和しつつ、回路基板から脱落し難い電子部品の実装構造を提供する。例文帳に追加

To provide a mounting structure of an electronic component which hardly falls from a circuit substrate while relaxing stress to an element. - 特許庁

温度変化による回路基板の膨張と収縮によって搭載される電子部品と回路基板との間の熱応力を緩和させて半田へのストレスを緩和させ、耐ヒートサイクル性能を向上させることができる発振器を提供する。例文帳に追加

To provide an oscillator in which the heat cycle resistance performance can be enhanced by mitigating thermal stress between an electronic component to be mounted and a circuit board caused by expansion and contraction of the circuit board due to temperature change, thereby mitigating the stress to a solder. - 特許庁

上部と下部ブリッジ分岐にそれぞれターンオン緩和回路が形成され、この回路はターンオン緩和チョークコイルと、過電圧制限コンデンサと、例えば遮断可能なパワースイッチと逆並列のダイオードとから構成される補助スイッチとを備える。例文帳に追加

A turn-on mitigation circuits are formed at upper and lower bridge branches, respectively, and this circuit is provided with a turn-on mitigation choke coil, an overvoltage limiting capacitor, and an auxiliary switch comprising, for example, an interruptible power switch and an anti-parallel diode. - 特許庁

本発明の半導体素子実装回路は、上面に素子側電極（図示せず）が形成された半導体素子１０と、半導体素子１０上に形成された応力緩和層４０と、応力緩和層４０上に形成された半田層５０と、半田層５０に接続された回路側電極６０とを備える。例文帳に追加

The semiconductor-element mounting circuit is provided with the semiconductor element 10 in which element-side electrode (not shown in the figure) is formed on the surface; a stress relaxation layer 40 formed on the semiconductor element 10; a solder layer 50 formed on the layer 40; and the circuit-side electrode 60 connected to the solder layer 50. - 特許庁

また、複数の上層配線パターン４０ａ，４０ｂ，４０ｃ，４０ｄのそれぞれを経由するメモリ回路１０または緩和レイアウトセル回路１からの出力信号を選択的に抽出するための選択回路４３を、備えている。例文帳に追加

Furthermore, a selection circuit 43 is equipped for selectively extracting the output signal from the memory circuit 10 detouring a plurality of respective upper layer wiring patterns 40a, 40b, 40c, 40d or the mitigation layout cell circuit 1. - 特許庁

チャージポンプ回路の出力電圧線（３８）と差動増幅回路（４４）の間および出力電圧線（３８）と出力ノード（５０）の間に、耐圧緩和回路（５２，５３）を設ける。例文帳に追加

Breakdown voltage reduction circuits 52 and 53 are provided between the output voltage line 38 of the charge pump circuit and a differential amplifying circuit 44 and between the output voltage line 38 and the output node 50. - 特許庁

回路基板からの放熱を効率的に行うとともに、回路基板への搭載部品の配置に関する制約を大幅に緩和し、かつ小型化が容易な回路基板内蔵筐体を提供する。例文帳に追加

To provide a casing having a built-in circuit board capable of efficiently radiating heat from a circuit board, greatly relieving restriction on arrangement of mounting components on the circuit board, and realizing easy miniaturization. - 特許庁

複数の同一回路コアを搭載する場合に、その複数の同一回路コア全体の経年変化に対する特性を利用して経年変化分のマージン設計の緩和を可能にする半導体集積回路装置を提供すること。例文帳に追加

To provide a semiconductor integrated circuit device that can ease margin design for secure change by utilizing total secular change of a plurality of entire identical circuit cores when the plurality of identical circuit cores are mounted. - 特許庁

第１の緩衝部材７０は、プリント回路基板４０と回路モジュール４１との間に介在し、回路モジュール４１に伝達される衝撃を緩和する。例文帳に追加

A first buffer member 70 is interposed between the printed circuit board 40 and the circuit module 41, and buffers the shock transmitted to the circuit module 41. - 特許庁

機械強度の低下を抑制し、クラックの個基板領域への進展を阻止しつつ、回路基板の割れを防止したり、回路基板の反りを緩和したりすることができる回路基板を提供する。例文帳に追加

To provide a circuit board that can prevent cracking thereof and can alleviate warping thereof while suppressing deterioration of mechanical strength and preventing cracks from progressing to an individual board region. - 特許庁

半導体素子と回路基板の熱膨張率の相違、および回路基板の機械的変形に起因した応力を確実に緩和し、半導体装置と回路基板との接続信頼性に優れた構造の半導体装置を提供する。例文帳に追加

To provide the semiconductor device of structure where stress due to the difference of a thermal expansion coefficient between a semiconductor element and a circuit board and the mechanical deformation of the circuit board can securely be relieved and connection reliability between the semiconductor device and the circuit board is superior. - 特許庁

電子部品等が実装された複数の回路基板が連結されてなる回路基板集合体を各回路基板毎に分離する際に、回路基板の分割時に発生する切粉が飛散して部品の実装面に付着することを防止しするとともに、回路基板に発生する応力を緩和する。例文帳に追加

To prevent chippings produced when a circuit board is divided from scattering to stick on a mounted surface of a component and reducing stress generated in the circuit board when a circuit board assembly constituted by connecting a plurality of circuit boards mounted with electronic components etc., is separated into the respective circuit boards. - 特許庁

実装基板の共振点が緩和されることにより、実装基板の耐振動性が向上し、また、熱による基板の線膨張により発生する基板への応力を緩和することで、基板上に実装された電子部品の耐久性が高い駆動回路内蔵のモータを提供する。例文帳に追加

To provide a driving circuit built-in motor capable of increasing vibration resistance of a mounting board by relaxing a resonance point of the mounting board, and capable of increasing durability of electronic parts mounted on the board by relaxing stress on the board generated by the linear expansion of the board due to heat. - 特許庁

格子緩和ＳｉＧｅ層の貫通転位密度を低減でき、この格子緩和ＳｉＧｅ層上に歪Ｓｉ層或いは歪ＳｉＧｅ層を形成した電界効果トランジスタ及びその製造方法及び集積回路装置を提供することを目的とする。例文帳に追加

To provide a field effect transistor where a distortion Si layer or a distortion SiGe layer is formed on the grid relax SiGe layer and a method for manufacturing this field effect transistor and an integrated circuit device capable of reducing the feedthrough displacement density of the grid relax SiGe layer. - 特許庁

ＬＥＤ光源モジュールと金属回路基板との間の熱膨張係数を有する応力緩和板を搭載することによって、熱膨張係数差によって発生する応力を緩和し、信頼性の優れたＬＥＤ光源パッケージを提供する。例文帳に追加

To provide an LED light source package mitigating a stress caused by a thermal expansion coefficient difference by mounting a stress mitigation plate which has a thermal expansion coefficient between those of an LED light source module and a metal circuit board, thereby achieving excellent reliability. - 特許庁

固体レーザ装置の緩和発振周波数近傍でゲインが高くなるように、及び、緩和発振周波数近傍での位相調整用として、固体レーザ装置の出力制御回路（８，９，１０）に、ローパスフィルタ（９ｃ）およびハイパスフィルタ（９ｄ）、若しくは、バンドパスフィルタ（９ｆ）を設ける。例文帳に追加

A solid laser apparatus is provided with a low-pass filter (9c) and a high-pass filter (9d) or a band-pass filter (9f) in its output control circuit (8, 9 and 10) for increasing the gain and adjusting the phase of a signal in the vicinity of the relaxed oscillation frequency. - 特許庁

半導体装置において、半導体素子１と回路基板６との電気的接続は弾力性に富み、かつ導電性を有す材料で構成された応力緩和層８を介して行われ、また、この応力緩和層８は圧縮された状態で電気的接続を施した構成である。例文帳に追加

In the semiconductor device, the semiconductor device 1 is connected electrically with the circuit board 6 through a stress relaxing layer 8 composed of a highly elastic and conductive material, and electrical connection is made under a state where the stress relaxing layer 8 is compressed. - 特許庁

回路形成領域Ａの周囲には、素子分離領域２０が各活性領域１１に形成される素子の動作特性に影響を与える応力効果を緩和するための２μｍ以上の幅を持つ応力効果緩和領域Ｂが形成されている。例文帳に追加

A stress effect relaxation region B with a width of 2 μm or more of relaxing the stress effect of affecting the operating characteristic of the element in which an element isolation region 20 is formed in each active region 11 on the periphery of a circuit forming region A. - 特許庁

回路チップ２０の上にフィルム状接着材４０を介してセンサチップ３０が積層され接着されてなるセンサ装置１００において、回路チップ２０とフィルム状接着材４０との間には、回路チップ２０に加わる応力を緩和するポリイミドなどからなる応力緩和膜６０が介在している。例文帳に追加

In the sensor device 100 constituted by layering and bonding sensor chips 30 on the circuit chip 20 by putting film-like bonding agent 40 in between, a stress mitigation membrane 60 consisting of polymide and the like intervenes in between the circuit chip 20 and the film-like bonding agent 40 for mitigating stress added to the circuit chip 20. - 特許庁

こうして、過電圧が供給された際にゲート長の長いアナログ回路で電圧を緩和し、当該アナログ回路から出力された信号が入力されるデジタル回路部において、トランジスタ等の回路内の素子が破壊されるのを防止する。例文帳に追加

Thus, when an overvoltage is supplied, the overvoltage is relaxed by the analogue circuit having a longer gate length and in the digital circuit part into which a signal output from the analogue circuit is input, the destruction of elements in a circuit, such as a transistor can be prevented. - 特許庁

本発明のＣＤＲ回路の回路動作において、位相比較回路ＰＤｍ（２）とチャージポンプ回路ＣＰ＿ｋ（ｋ＝１〜ｍ）の動作速度を律速するエラー信号ｅｒｒｏｒ＿ｋ（ｋ＝１〜ｍ）の速度と位相比較基準信号ｒｅｆ＿ｋ（ｋ＝１〜ｍ）の速度とを１／ｍ程度に緩和することができる。例文帳に追加

The CDR circuit operates to relax the speed of an error signal error_k (k = 1-m) regulating the operating speeds of a phase comparator circuit PDm (2) and a charge pump circuit CP_k (k = 1-m), and the speed of a phase comparison reference signal ref_k (k = 1-m) down to about 1/m. - 特許庁

電子回路の配置位置の面積よりＡＣＦを広く配置する場合であっても、電子回路と基板上の電極との電気的接続を保ちつつ電子回路周辺のＡＣＦを硬化させることができ、基板の反りを緩和することができる基板への電子回路の搭載方法を提供する。例文帳に追加

To provide a method for mounting an electronic circuit to a substrate capable of hardening an ACF of the periphery of the electronic circuit by keeping electrical connection between the electronic circuit and electrodes on the substrate to alleviate the warpage of the substrate even if an area of the ACF is arranged wider than that of an arrangement position of the electronic circuit. - 特許庁

応力緩和機能を有するとともに、電極ピッチが狭い回路基板にも対応することができる筒状電極を備えた多孔質フッ素樹脂基材と回路基板とを一体化した多層基板を提供すること。例文帳に追加

To provide a multilayer substrate which has a stress releasing function and is formed by incorporating a porous fluororesin substrate having a cylindrical elecrtrode with a circuit substrate, and can correspond with a circuit substrate with a narrow pitch among the electrodes. - 特許庁

本発明では、接続端子９をバスバー６から一体的に形成し、その接続端子９のうち第１回路基板４と第２回路基板５間の部位に応力緩和部１５を設ける。例文帳に追加

The connection terminal 9 is integrally made from the bus bar 6, and a stress relaxing part 15 is provided in an region between the first circuit substrate 4 and the second circuit substrate 5 in the connection terminal 9. - 特許庁

入力光を変調して出力する光回路および当該光回路を用いて構成した波長多重光ネットワークに関し、リモートノードにおいてレーザ光源の高精度な波長制御に対する要求を緩和すること。例文帳に追加

To relax a demand for high-precision wavelength control over a laser light source in a remote node as to an optical circuit which modulates and outputs input light and a wavelength multiplex optical network constituted by using optical circuit. - 特許庁

液晶ポリマーを使用した多層配線回路基板における製造条件を緩和することができ、且つ液晶ポリマーの特長である高周波領域における伝送損失を低減した多層配線回路基板を提供する。例文帳に追加

To provide a multilayer wiring circuit board such that manufacturing conditions in the multilayer wiring circuit board using a liquid crystal polymer are relieved and transmission loss in a high-frequency range as the feature of the liquid crystal polymer is reduced. - 特許庁

また、多層配線構造の上層側にメモリ回路１０または緩和レイアウトセル回路１からの出力信号を伝搬するための複数の上層配線パターン４０ａ，４０ｂ，４０ｃ，４０ｄが形成されている。例文帳に追加

Furthermore, a plurality of upper layer wiring patterns 40a, 40b, 40c, 40d are formed for propagating the output signal from the memory circuit 10 or the mitigation layout cell circuit 1 to the upper layer side of the multilayers wiring structure. - 特許庁

簡単な回路構成により、低速の基準クロックから高速のクロック信号を生成することができ、高速クロック信号の周波数選択の制限を緩和することができるクロック信号発生回路を提供すること。例文帳に追加

To provide a clock signal generation circuit capable of generating high-speed clock signals from a low-speed reference clock and mitigating the limit of the frequency selection of the high-speed clock signals by a simple circuit configuration. - 特許庁

突入電流を大幅に緩和することができて突入電流を原因とする電源回路の瞬時電圧低下を起こすこともないとともに、クロスオーバー歪もなくすることができる交流電源回路の開閉装置を提供すること。例文帳に追加

To provide an open/close device for an AC power source circuit with which a rush current can be remarkably relaxed and crossover distortion can be eliminated as well without instantaneous voltage reduction caused by the rush current. - 特許庁

半導体素子と配線回路基板および接続用電極部に生ずる応力の緩和効果に優れ、かつ半導体素子と配線回路基板との電気的接続信頼性に優れたアンダーフィル用接着フィルムを提供する。例文帳に追加

To provide an adhesive film for underfill, excellent in relaxation of stress generated between a semiconductor element and a wiring circuit board or a connection electrode and having excellent reliability on electrical connection between the semiconductor and the wiring circuit board. - 特許庁

配線を切断しないように、熱応力を緩和できる電子部品及び半導体装置並びにこれらの製造方法並びにこれらを実装した回路基板及びこの回路基板を有する電子機器を提供する。例文帳に追加

To provide an electronic component and a semiconductor device which can mitigate a thermal stress for not disconnecting a wiring, a manufacturing method thereof, a circuit board packaging these, and an electronic apparatus having this circuit board. - 特許庁

これにより、回路基板７と、半導体素子との間の隙間２５を大きくできるので、バンプ付き半導体素子１と回路基板７との線膨張係数の違いによって発生する熱応力の緩和ができる。例文帳に追加

Since the clearance 25 can be enlarged between a circuit board 7 and a semiconductor element, thermal stress generated due to difference of linear expansion coefficient can be relaxed between the semiconductor element 1 with bump and the circuit board 7. - 特許庁

これにより、内部信号Ｃが内部回路１１に取り込まれるタイミングと活性信号Ｂで内部回路１１を活性化するタイミングを合わせるとき、プロセスバラツキの影響を緩和する。例文帳に追加

Consequently, when timing that the internal signal C is fetched into the internal circuit 11 and a timing the internal circuit 11 is activated by the activation signal B are matched, an influence of process variations is alleviated. - 特許庁

基板の外周部に前記接続回路が集約すれば、その接続回路による他の電子部品の基板上への実装の制約が緩和され、それに基づき、その実装無効面積が減少することにより、コンパクト化を図ることができる。例文帳に追加

Restriction of mounting of another electronic part on the substrate by the connecting circuit is relaxed when the connecting circuit gathers at the outer peripheral part of the substrate, and accordingly, it is possible to compact the device by reducing its mounting invalid area. - 特許庁

画素回路の簡素化を図りつつ、素子の特性変動による輝度変化の補正機能や画素回路を駆動する制御パルスのノイズが画質に与える影響を緩和する。例文帳に追加

To reduce influence of a noise of a control pulse driving a function for correcting variation in luminance due to variation in characteristic of an element and a pixel circuit on image quality while simplifying the pixel circuit. - 特許庁

バッテリ電源２１からの電源ラインには、コンデンサよりなる電源保持回路１１が設けられ、その電源保持回路１１によりバッテリ電圧の変化が緩和される。例文帳に追加

A power retaining circuit 11 consisting of a capacitor is placed on a power line from the battery power 21, and the power retaining circuit 11 alleviates changes in the battery voltage. - 特許庁

以上により、半導体装置１と回路基板４との間の電気的な接触または接続面積を大きくし、また半導体装置１と回路基板４との間に生じる応力を緩和させることができる。例文帳に追加

According to the above-mentioned configuration, an electrical contact or a contact area between the semiconductor device 1 and the circuit board 4 is increased, and a stress generated between the semiconductor device 1 and the circuit board 4 can be relaxed. - 特許庁

また、パルス印加手段４により、走査信号制御回路１０２，情報信号制御回路１０３を介して光学変調物質の電気的な緩和期間内に直流成分を有する１つ以上のパルスを印加するようにする。例文帳に追加

One or more pulses having the DC component are impressed thereto within the electrical relaxation period of the optical modulation material via a scanning signal control circuit 102 and an information signal control circuit 103 by a pulse impressing means 4. - 特許庁

スキャン方式の故障検出テスト回路を備えた半導体集積回路装置において、テスト時の動作周波数の制限を緩和してスキャンテストを高速化する。例文帳に追加

To increase the speed of a scan test by mitigating the restrictions on the operational frequency during the test, in a semiconductor integrated circuit device having a failure detection test circuit of a scan system. - 特許庁

保護対象回路に印加されるストレス電圧を緩和しつつ、低い動作電圧でＥＳＤサージの放電動作を行うことができる静電保護回路を提供する。例文帳に追加

To provide an electrostatic protection circuit allowing an operation of discharging ESD (Electrostatic Discharge) surges at a low operation voltage while mitigating a stress voltage applied to a protection object circuit. - 特許庁

回路を通常の動作していない状態からスタンバイ状態に変える、及び、回路全体は通常の動作をしていない状態だがバイアス条件を変える、という具合に条件を変化させることでストレスを緩和する。例文帳に追加

To relax stress by changing conditions, for example, changing a circuit from the state of not performing normal operation to a standby state and changing a bias condition though the entire circuit is in the state of not performing the normal operation. - 特許庁

下位のオーバーレンジを緩和するマルチステップ方式の積分型Ａ／Ｄ変換回路、および前記Ａ／Ｄ変換回路を用いた撮像装置を提供する。例文帳に追加

To provide a multi-step integration type A-D converting circuit for mitigating lower over-range, and an imaging device employing the A-D converting circuit. - 特許庁

ここで、充填絶縁体１３は、その上面が回路配線１２の上面と必ずしも一致するように形成されなくても、回路配線１２による段差が緩和されるようになればよい。例文帳に追加

Here, it is enough for the filling insulators 13 to reduce steps formed by the circuit interconnects 12 even when the filling insulators 13 are not formed so as to have upper surfaces thereof in level with upper surfaces of the circuit interconnects 12. - 特許庁

回路モジュールを実装基板に実装する際、回路モジュールと実装基板との接合部の形状を調整し、応力緩和を図ることで、接合不良を防止し、信頼性の高い実装を実現する。例文帳に追加

To prevent a defective junction and to achieve a mounting having high reliability by adjusting the shape of the junction of a circuit module and a mounting substrate and relaxing a stress when mounting the circuit module on the mounting substrate. - 特許庁

また全同期検出回路（３７ａ〜ｐ）での同期確立が検出されない場合に、同期判定条件を緩和する機能を設け、伝送路中の負荷に応じて適正な論理演算回路（３６ａ〜ｐ）からの出力を選択できるようにする。例文帳に追加

In addition, the output from the proper logical operation circuits (36a-p) is selected according to loads of a transmission line by providing a function for mitigating synchronization determination criteria when the synchronization establishment in all the synchronization detection circuits (37a-p) is not detected. - 特許庁