「速度電力積」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

高速インターフェイスを搭載して読出し速度の高速化を図ると、当該高速インターフェイスの消費電力が大きくなったり、チップ面積が増大したりする。例文帳に追加

To solve problems of increasing the power consumption of a high speed interface and a chip area when the high speed interface is mounted for increasing a read speed. - 特許庁

伝送速度の制限、性能向上の制限を緩和すると共に、消費電力の低減を実現することのできる集積回路搭載基板のバス構造を提供する。例文帳に追加

To provide a bus structure of a substrate mounted with an integrated circuit, the bus structure which reduces the limit of the transmission speed and the limit of performance improvement and achieves reduction in power consumption. - 特許庁

電力消費量の節減が可能で、占有面積を減らすことができる２ビットのバイナリ比較器及び動作速度の向上が可能なバイナリ比較装置を提供すること。例文帳に追加

To provide a two-bit binary comparator capable of saving power consumption and reducing an area to be occupied, and a binary comparison device capable of accelerating an operating speed. - 特許庁

機能記述データに対し実行確率に関係なく電子回路生成時の最適化指示が一律に適用されるため、消費電力・動作速度・面積の点で細かな最適化がなされない。例文帳に追加

To solve the problem in which, since an instruction for optimization is given uniformly for functional statement data at the time of electronic circuit generation irrespective of the probability of execution, fine optimization is not done in respect of its power consumption, operating speed and area. - 特許庁

簡単な構成で基板電圧を制御することにより、動作部の動作速度の向上及び低消費電力化を図ることが可能な集積回路を提供する。例文帳に追加

To provide an integrated circuit with a simple configuration that increases the operating speed of an operation section and reduces the power consumption by controlling a substrate voltage. - 特許庁

従来の並列型ＡＤ変換器では、ビット数が増大すると、比較器の数が指数関数的に増し、消費電力およびチップ面積の増大を招き、またエンコード回路の動作速度が低下するとともにプリチャージ動作時の電力も増大する。例文帳に追加

To solve the problem that in a conventional parallel A/D converter, the number of comparators increases like an exponential function, the power consumption and the area of each chip increase as well and the operation speed of an encoder circuit lowers when the number of bits is increased. - 特許庁

高周波電力によって原料ガスをプラズマ化し、基体上に堆積膜を形成する、半導体装置の製造方法において、高速な処理速度で大面積の基体上に、膜厚、膜質共に均一で欠陥の少ない堆積膜を形成する。例文帳に追加

To form a deposited film with uniform thickness and quality and few defect on a substrate with a large area at a high processing speed in a process for fabricating a semiconductor device wherein the deposited film is formed on the substrate by plasmanizing a raw material gas by high-frequency power. - 特許庁

半導体集積回路において、回路面積の増加を抑え、またファンクション動作速度に影響を与えることなく、スキャンテスト中及びロジック回路部分の組み込み自己テスト（ロジックＢＩＳＴ）中の消費電力を低減する。例文帳に追加

To suppress an increase in circuit area in a semiconductor integrated circuit, and to each decrease the consumption electric power during scanning testing and during built-in self-testing of logic circuit (logic BIST), without affecting the function operating speed. - 特許庁

これにより、水分子を凍結捕集するコールドパネルのトラップ面の表面積を大きくするため吸着容量を増加させ、さらに気体流路方向には対向しないように表面積を大きくするため低電力消費および高速度排気も併せて実現するコールドトラップ１０とした。例文帳に追加

Consequently, since surface area of a trap surface of the cold panel for freezing and collecting water molecule is enlarged, adsorption capacity is increased, and since surface are is enlarged without opposing to a gas flow passage direction, low electric power consumption and high speed exhaust are materialized together in the cold trap 10. - 特許庁

ゲート電極上にゲート絶縁膜を形成した後、成膜初期に形成される微結晶半導体膜の品質を向上するため、周波数の異なる高周波電力を供給してグロー放電プラズマを生成し、成膜速度は低いが品質のよい第１の成膜条件でゲート絶縁膜界面付近の膜の下部を形成し、その後、高い成膜速度の第２の成膜条件に変えて膜の上部を堆積する。例文帳に追加

After forming a gate insulating film over a gate electrode, in order to improve quality of a microcrystalline semiconductor film formed in an initial stage, glow discharge plasma is generated by supplying high-frequency powers with different frequencies, and a lower part of the film near a gate insulating film interface is formed under a first film formation condition, which is low in film formation rate but results in a good quality film. - 特許庁

処理ラインを構成する個々の設備１〜９毎の被処理材を処理するのに要する電力使用量又は電流、被処理材の処理時間又は処理速度、各設備１〜９間における被処理材の移動時間を蓄積したデータベースを用い、処理が予定された被処理材順に前記データベースの電力使用量を、指定された時間内で積算する。例文帳に追加

Using a database which accumulates the energy consumption or current, processing time or processing speed required for processing the materials to be processed at each individual installation 1-9 constituting the processing line, and moving time of the materials to be processed among the respective installations 1-9, each energy consumption of the database is accumulated within a prescribed time in the order of the planned process of the materials to be processed. - 特許庁

メーカーの設計負担を増加させることなくセルタイプの異なるＩＣを実現することができるとともに、チップサイズおよび消費電力並びに動作速度が最適化された半導体集積回路を容易に実現可能な設計技術を提供する。例文帳に追加

To provide a design technology capable of achieving an IC with a different cell type without increasing a design burden of a manufacturer and easily achieving a semiconductor integrated circuit with optimum chip size, power consumption and operating speed. - 特許庁

タービン発電機１のガスタービン２によって高速度で回転駆動される永久磁石式同期発電機３の発電出力電圧を、コンバータ１４、電力蓄積要素４０、およびインバータ１９を介してこの順序で系統に連系する。例文帳に追加

The generated output voltage of a permanent magnet synchronous generator 3 which is rotationally driven at a high speed by a gas turbine 2 of a turbine generator 1 is linked to a system through a converter 14, a power storage element 40, and an inverter 19 in this order. - 特許庁

電力を使用せず運動エネルギー取込み手段であるマット３３の踏破又はレバーの回転により、予めうず巻きバネに位置エネルギーを蓄積しておき、切換え手段となるボタン３１押下時ドア開扉時駆動手段となるうず巻歯車を用い速度を意図的に安定させる。例文帳に追加

Positional energy is prestored in a spiral spring by the traversing of a mat 33 as a means for taking in kinetic energy without use of the electric power or the turning of a lever; and the speed is intentionally stabilized by using a spiral gear serving as a driving means in the opening of the door when a button 31 as a switching means is pushed down. - 特許庁

比較的速い蒸着速度で高品質の半導体材料が蒸着された大きな面積のガラスシート基板を用いることにより達成された低コスト電力を生じさせることのできる改良された光起電デバイスの製造装置を提供する。例文帳に追加

To provide an apparatus for manufacturing improved photovoltaic device, which is capable of generating an electric power at a low cost by using a large glass sheet board where semiconductor material of high quality is deposited at a comparatively high deposition speed. - 特許庁

実装面積の増大を抑制し、処理速度不足の機能ブロックやロジック回路からなる機能ブロックも救済でき、消費電力の増大を抑えて電源設計を容易にすることが可能な半導体装置を提供する。例文帳に追加

To provide a semiconductor device in which the increase of a mounting area is suppressed and a functional block with insufficient processing speed and a functional block comprising a logic circuit can be relieved, the increase of the power consumption of which is suppressed, and in which a power supply can be easily designed. - 特許庁

ＬＡＮインタフェース１０５ａを備えるアクセスポイント１０の省電力化を実現するために、まず、アクセスポイント１０内の蓄積パケット量、二つの時刻における蓄積パケット量の差分、所定の期間における再送パケット数、アクセスポイント１０と通信可能な無線端末数、及び無線ＬＡＮ２と無線ＷＡＮ３との間の通信速度差のうち少なくとも一つの情報を取得する。例文帳に追加

In order to reduce power consumption at the access point 10 having a LAN interface 105a, at least one kind of information is acquired among a storage packet amount in the access point 10, a difference in storage packet amount between two times, the number of retransmission packets in a prescribed period, the number of radio terminals communicable with the access point 10, and a difference in communication speed between a radio LAN 2 and a radio WAN 3. - 特許庁

消費電力、動作速度、チップ面積等のアーキテクチャに対して幾つか用意されたバリエーションに対して、第２の設計データから目的の性能や機能が得られるものを選択して利用すればよいから、複数の回路モジュールを組合わせて半導体集積回路を設計する処理の容易化に寄与することができる。例文帳に追加

Since a variation offering target performance and function has only to be selected and utilized from the second design data with respect to several prepared variations for an architecture such as power consumption, an operating speed and a chip area, it is possible to contribute to the facilitation of processing that designs a semiconductor circuit by combining a plurality of circuit modules. - 特許庁

プラズマ処理装置において、反応容器内の略同一平面上に配置された複数の小電極に対して、互いに隣接する電極に異なる周波数の高周波電力を印加することで、各々の電極で生じる電界強度を合成して大面積にわたって均一な電界強度を生じさせることが可能となり、膜厚分布やエッチング速度の分布が改善される。例文帳に追加

In a plasma processing apparatus, having a plurality of small electrodes arranged nearly in the same plane, when high frequency powers of different frequencies are applied to the electrodes adjacent to each other, the combination of the electric field strengths generated by respective electrodes can provide electric field strength which is uniform over a large area to improve film thickness distribution and etching speed distribution. - 特許庁

第１トンネリング絶縁膜２１０及び第２トンネリング絶縁膜２６０は、５Åないし２０Åの厚さを有する金属酸化膜から形成され、数十ナノサイズのストレージと数Åないし数十Åの厚さを有する絶縁膜を使用することによって、マルチビットの保存及び高集積が容易であり、高速動作速度及び低消費電力を実現することができる。例文帳に追加

The first tunneling insulating film 210 and second tunneling insulating film 260 are each formed of a metal oxide film having a thickness of 5 Å to 20 Å, and employing a several tens nanometer-sized storage and an insulating film of several Å to several tens Å in thickness may facilitate multi-bit storage and high integration and furthermore may achieve high operation speed and reduction of power consumption. - 特許庁

機能記述データに係るシミュレーション実行により得られたプロファイル情報及び電子回路設計条件に基づいて、電子回路を生成する電子回路生成ツールが解釈できる形態で各コードの最適化条件を決定し最適化指示情報を生成するようにして、より良好な状態で最適化された、消費電力・動作速度・面積の平衡を図った電子回路の生成を可能にする。例文帳に追加

On the basis of profile information obtained by executing simulation pertaining to functional statement data and design conditions for an electronic circuit, optimizing conditions for each code are determined in a form permitting interpretation by an electronic circuit generation tool for electronic circuit generation, so that an electronic circuit intended for balancing of its power consumption, operating speed and area, optimized in a more satisfactory state, is enabled to be generated. - 特許庁

主走査方向の変倍処理時に拡大用と縮小用のＦＩＦＯラインメモリを同一として基板面積の縮小、低消費電力化、低コスト化を可能とする画像形成装置を提供し、また副走査方向の変倍処理時に、画像データを読み取る走査ユニットの速度を一定にして変倍処理を行なうことができる画像処理装置を提供する。例文帳に追加

To provide a picture processor capable of reducing the area of a substrate, power consumption and cost by using the same FIFO line memory for enlargement and reduction at the time of executing variable power processing in a main scanning direction and capable of executing variable power processing by fixing the speed of a scanning unit for reading out picture data at the time of executing variable power processing in a sub-scanning direction. - 特許庁

液晶パネルのゲート信号生成回路へ供給する信号を出力する回路を低耐圧の素子で構成しもって高耐圧プロセスを使用せずに製造可能して低コスト化を図るとともに、出力回路の動作速度を向上させ、消費電力を低減させることができる液晶表示駆動用半導体集積回路を実現する。例文帳に追加

To provide a semiconductor integrated circuit for driving liquid crystal display which can be manufactured without using a high pressure resistant process by constituting a circuit of outputting a signal supplied to a gate signal generation circuit of the liquid crystal panel with a low pressure resistant element to permit a lower cost and is capable of improving an operation speed of an output circuit and reducing a power consumption. - 特許庁

バイアス電圧制御回路１０３はタイミング設定情報１０４とカウンタ回路１０５を使って、バイアス電圧出力回路１０２が出力するバイアス電圧の放電動作を回路動作が行われる前に実施することで放電時間の隠蔽を行いシステムの応答速度の影響をなくし、低消費電力の半導体集積回路装置を実現する。例文帳に追加

With timing setting information 104 and a counter circuit 105, a bias voltage control circuit 103 discharges a bias voltage output by a bias voltage output circuit 102 before a circuit action, to cover the discharge time, eliminate effects on system response speed and realize a low power consumption semiconductor integrated circuit device. - 特許庁

電力増幅器７８を形成するために使用されるトランジスタ２８に、より厚いゲート酸化膜３０及びより高い供給電位Ｖ_Hとを設け、従来の速いスイッチング速度及び進歩したプロセス技術に関連したより薄いゲート酸化膜６０を同じ集積回路１０上の別の用途に使用することによって、このことを行うことができる。例文帳に追加

A thicker gate oxidation film 30 and a higher supply potential VH are provided on the transistor 28 used for forming a power amplifier 78, a thinner gate oxidation film 60 related to the conventional speedy switching speed and progressed process technology is used for the other use on the same integrated circuit 10, so that the following can be performed. - 特許庁

半導体基板上に記憶保持部を含む記憶保持回路を構成したメモリ回路に関し、メモリ回路を動作させる電源電圧、周波数等に応じて、抑制回路の能力を調整でき、抑制回路による電力、速度に対する悪影響を低減することができ、かつ抑制回路の能力を制御する回路の搭載方法を工夫することにより、面積、設計工数の削減を図ることができる。例文帳に追加

To provide a memory circuit which constitutes a storage circuit including storages on a semiconductor substrate, that can adjust the capability of a suppressor circuit depending on a power supply voltage and a frequency to operate the memory circuit, reduce the adverse effect of the suppressor circuit on power and speed, and reduce areas and design man-hours by devising the mounting method of the circuit to control the capability of the suppressor circuit. - 特許庁

集風機能のあるガイドベーン２７及び補助ガイドベーン２９を装着した縦軸型の風車ユニット３０の複数個を同軸に積み重ねて風車タンデム３１として水域上に設置し，ロータ軸２３の先端の延長軸３５Ａによってポンプ３８を駆動し，揚水管／Ａ３９及び揚水管／Ｂ４１を経由して水を装置の頂上に設置された水槽３３に揚水して一時的に貯蔵し，揚水された水を制御弁４３で制御しながら放水管４２によって放水して水車４４を一定速度で回転させて主発電機４８によって電力を発生させる。例文帳に追加

A plurality of vertical windmill units 30 having guide vanes 27 and auxiliary guide vanes 29 with wind collecting function installed thereon are coaxially stacked on each other to form a windmill tandem 31. - 特許庁